《01实验一 基本门电路逻辑功能测试.》.ppt

数字电子技术实验 实验一 基本门电路逻辑功能测试 1、熟悉基本门电路的逻辑功能及测试方法 2、掌握用SSI设计组合逻辑电路的方法 3、用实验验证所涉及电路的逻辑功能 实验一 基本门电路逻辑功能测试 74系列门电路芯片外形如图1-1所示，管脚编号方法：管脚向下半月形缺口向左，从下排自左向右顺序编号，上排自右向左顺序编号。 实验原理 实验内容及步骤 实验内容及步骤 实验内容及步骤 实验内容及步骤 实验内容及步骤 用74LS00与非门电路组成的半加器电路如图3-1所示。 * * 首先根据给定的设计要求（设计要求可以是一段文字说明，或者是一个具体的逻辑问题，也可能是一张功能表等），分析其逻辑关系，确定哪些是输入变量，哪些是输出函数，以及它们之间的相互关系。然后，对输入变量和输出函数的响应状态用0、1表示，称为状态赋值。 根据上述分析和赋值情况，将输入变量的所有取值组合和与之相对应的输出函数值列表即得真值表。注意，不会出现或不允许出现的输入变量取值组合可以不列出，如果列出，可在相应的输出函数处记上“×”号，化简时可作约束项处理。 1接地 2触发输入 3输出 4复位 5控制电压输入 6阀值 7接放电电路 8接电源Vcc 实验一 基本门电路逻辑功能测试 实验二 中规模组合逻辑电路应用（一） 实验三 中规模组合逻辑电路应用（二） 实验四 利用EDA软件进行组合逻辑电路的设计 实验五 触发器设计及应用 实验六 计数器的设计及应用 实验七 555定时器的应用 实验八 实验考试 实 验 内 容 数字电子技术实验 一、实验目的 二、实验仪器及器材 1、数字逻辑实验台 2、集成块74LS00、74LS32、74LS86各一片 3、导线若干 图1-1 74系列芯片的管脚编号方法图 1. 74系列芯片的管脚读法 三、实验原理 按集成度分：小规模（SSI）：每片1—10个器件， 中规模（MSI）：每片10—100个器件 大规模（LSI）：每片数千个器件 超大规模（VLSI）：每片10000器件 按电路结构和工作原理分： 组合逻辑电路：无记忆，输出与以前状态无关 时序逻辑电路：有记忆，输出与以前状态有关 实验原理 2.逻辑电路的分类： 3. 组合逻辑电路的设计 组合电路：输出仅由输入决定，与电路当前状态无关；电路结构中无反馈环路（无记忆） 组合电路的描述方法主要有逻辑表达式、真值表、卡诺图和逻辑图等。 输入到输出之间没有反馈回路。电路不含记忆单元。 组合电 路特点: 实验原理 1.分析 2.真值表 3.化简 4.逻辑图 设计要求：在满足逻辑功能和技术要求的基础上，力求使电路简单、经济、可靠。设计中所说的“最简”是指电路所用的器件数最少，器件的种类最少，而器件之间的连线也最少。 实验原理 组合逻辑电路的设计 逻辑变量：取值仅有逻辑“0”和逻辑“1” 逻辑代数：按一定逻辑关系进行代数运算（与、或、非、与非、异或……) 实验原理 4. 逻辑变量和逻辑代数的含义 74LS00 实验原理 四、实验内容及步骤 1.二输入与非门74LS00的逻辑功能测试(结果填入表1.1) 实验一 基本门电路逻辑功能测试 2.二输入或门74LS32的逻辑功能测试(结果填入表1.1) 3.二输入异或门74LS86的逻辑功能测试(结果填入表1.1) 表1.1 门电路逻辑功能表 异 或 解：①逻辑抽象 输入变量： 主裁判为A，副裁判为B、C。 判明成功为1，失败为0； 输出变量： 举重成功与否用变量Y表示，成功为1，失败为0； 逻辑真值表 4.用与非门设计一个举重裁判表决电路。设举重比赛有3个裁判，一个主裁判和两个副裁判。只有当两个或两个以上裁判判明成功，并且其中有一个为主裁判时，表明举重成功。 ②卡诺图化简 A BC 0 1 00 01 11 10 Y 1 1 1 ③逻辑电路图 实验内容及步骤 5.测试由门电路组成的半加器的逻辑功能 能实现两个一位二进制数的算术加法及向高位进位，而不考虑低位进位的逻辑电路 1.由逻辑图写出逻辑表达式。 2.列出真值表，并化简。 3.按图3-1连接电路，验证逻辑关系。将实验结果填如表3-1中。 * 首先根据给定的设计要求（设计要求可以是一段文字说明，或者是一个具体的逻辑问题，也可能是一张功能表等），分析其逻辑关系，确定哪些是输入变量，哪些是输出函数，以及它们之间的相互关系。然后，对输入变量和输出函数的响应状态用0、1表示，称为状态赋值。 根据上述分析和赋