【优质】EDA24小时时钟电路.doc

河南科技大学 课 程 设 计 说 明 书 课程名称 EDA技术 题 目 24小时时钟电路 学 院 车辆与动力工程学院 班 级 农业电气化与自动化 学生姓名 陈启彬 指导教师 王俊 日 期 2013年7月19日 课程设计题目 摘 要 系统使用EDA技术采用硬件描述语言VHDL按模块化方式进行设计进行编程VHDL语言实现整系统结构简单，使用方便功能齐全，精度高 关键字 目 录 第一章 绪论 1 §1.2引言 1 §1.2课题的背景、目的 1 §1.3设计任务 1 第二章 总体设计 3 §2.1功能设计 3 §2.1.1 时、分、秒计时器及整点报时功能 3 §2.1.2实现的功能： 3 §2.2总体方框图 4 §2.3设计方案 4 §2.3.1晶体振荡器 4 §2.3.2 顶层实体描述 5 §2.4方案实现 7 §2.4.1各模块仿真与描述 7 §2.4.2顶层电路图 8 第三章硬件测试与说明 9 §3.1引脚锁定情况 9 §3.2程序下载 9 §3.3测试过程与结果分析 11 第四章设计结论 12 参考文献 13 附录各个模块程序 14 §4.1秒计时器 14 §4.2分计时器 16 §4.3时计数器 18 §4.4分频器电路 19 §4.5七段数码管显示电路 20 第一章 绪论 §1.2引言 随着发展，本次设计的目的就是在掌握EDA实验开发系统的初步使用基础上，EDA技术，加深对计算机体系结构的理解。通过学习的VHDL语言结合电子电路的设计知识理论联系实际，掌握所学的课程知识，学习VHDL基本单元电路的综合设计应用。通过对的设计，巩固和综合运用，理论联系实际，提高IC设计能力，提高分析、解决计算机技术实际问题的独立工作能力。通过课程设计深入理解，达到课程设计的目标。 第二章 总体设计 §2.1功能设计 §2.1.1 时、分、秒计时器及整点报时功能 时计时器为一个24进制计数器，分、秒计时器均为60进制计数器。当秒计时器接受到一个秒脉冲时，秒计数器开始从1计数到60，此时秒显示器将显示00、01、02、...、59、00；每当秒计数器数到00时，就会产生一个脉冲输出送至分计时器，此时分计数器数值在原有基础上加1，其显示器将显示00、01、02、...、59、00；每当分计数器数到00时，就会产生一个脉冲输出送至时计时器，此时时计数器数值在原有基础上加1，其显示器将显示00、01、02、...、23、00。即当数字钟运行到23点59分59秒时，当秒计时器在接受一个秒脉冲，数字钟将自动显示00点00分00秒。 §2.1.2实现的功能： ①时钟计数： 首先下载程序进行复位清零操作,电子钟从00：00：00计时开始。sethour可以调整时钟的小时部分, setmin可以调整分钟,步进为1。 由于电子钟的最小计时单位是1s,因此提供给系统的内部的时钟频率应该大于1Hz,这里取100Hz。CLK端连接外部10Hz的时钟输入信号clk。对clk进行计数,当clk=10时,秒加1,当秒加到60时,分加1；当分加到60时,时加1；当时加到24时,全部清0,从新计时。 用6位数码管分别显示“时”、“分”、“秒”,通过OUTPUT( 6 DOWNTO 0 )上的信号来点亮指定的LED七段显示数码管。 ②时间设置： 手动调节秒钟、分钟、小时，可以对所设计的时钟任意调时间，这样使数字钟真正具有使用功能。我们可以通过实验板上的键7，键6，键5，进行任意的调整，因为我们用的时钟信号均是1HZ的，所以每LED灯变化一次就来一个脉冲，即计数一次。 当开关拨至校时档时，电子钟秒计时工作，通过时、分校时开关分别对时、分进行校对，开关每按1次，与开关对应的时或分计数器加1，当调至需要的时与分时，拨动reset开关，电子钟从设置的时间开始往后计时。 ③清零功能： reset为复位键，低电平时实现清零功能，高电平时正常计数。可以根据我们自己任意时间的复位 §2.2总体方框图 图2.1总体方框图 §2.3设计方案 §2.3.1晶体振荡器 晶体振荡电路是构成数字式时钟的核心，它保证了时钟走时准确及稳定。晶体振荡器的作用是产生时间标准信号。数字钟的精度主要取决于时间标准信号的频率及其稳定度。因此，一般采用石英晶体振荡器经过分频得到这一晶体振荡器电路给数字钟提供一个频率稳定准确的的方波信号，可保证数字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。 图 §2.3.2 顶