CPU功能模块和时钟模块.ppt

第3章 TMS320LF240x的CPU功能模块和时钟模块 3.1 CPU功能模块 CPU模块包括：输入定标移位器、乘法单元和中央算术逻辑部分等。 图3.1 CPU模块的功能结构 3.1.1 输入定标移位器 该单元将来自程序/数据存储器的16位数据调整为32位数据送到中央算术逻辑单元（CALU)。因此，输入定标移位器的16位输入与数据总线相连， 32位输出与CALU单元相连。 输入定标移位器在算术定标及逻辑操作设置时非常有用。 输入定标移位器对输入数据进行0－15位左移。左移时，输出的最低有效位（LSB）为0，最高有效位（MSB）根据状态寄存器ST1寄存器的SXM位（符号扩展方式）的值来决定是否进行符号扩展。当SXM＝1时，则高位进行符号扩展；当SXM＝0时，则高位填0。 移位的次数由包含在指令中的常量或临时寄存器（TREG）中的值来指定。 3.1.2 乘法单元 乘法单元主要由乘法器、乘积寄存器以及乘积移位寄存器组成。 16?16位的硬件乘法器，单个机器周期内产生一个32位的有符号或无符号乘积。 除了执行无符号乘法指令（MPYU）外，所有的乘法指令均执行有符号的乘法操作，即相乘的两个数都作为二进制的补码数，而运算结果为一个32位的二进制的补码数。 乘法器接收的两个乘数，一个来自16位的临时寄存器（TREG），另一个通过数据读总线（DRDB）取自数据存储器，或通过程序读总线（PRDB）取自程序存储器。 相乘后，32位的乘积结果保存在乘积寄存器（PREG）中。乘积移位寄存器对乘积结果采用4种移位方式进行处理，并将结果送到CALU。 TREG 3.1.3 中央算术逻辑部分 该部分主要由中央算术逻辑单元CALU、累加器和输出定标移位器组成。 1、中央算术逻辑单元CALU CALU实现大部分算术和逻辑运算功能，大多数功能只需一个时钟周期，这些运算功能包括：加/减、布尔运算、位移位和位循环等。 由于CALU可以执行布尔运算，因此使得控制器具有位操作功能。CALU的位移位和位循环在累加器中完成。一旦操作在CALU中执行完毕，运算结果会被传送到累加器中，在累加器中再实现如移位等附加操作。 CALU有两个输入，一个由累加器提供，另一个由乘积移位寄存器或输入数据定标移位器提供。 2 累加器（ACC) 当CALU中的运算完成后，其结果就被送至累加器，并在累加器中执行单一的移位或循环操作。 累加器的高位字和低位字中的任意一个可以被送至输出数据定标移位器，在此定标移位后，再保存于数据存储器。与累加器有关的状态位和转移指令，位于状态寄存器ST0和ST1中。 进位标志位C 溢出方式标志位OVM 溢出标志位OV 测试/控制标志位TC 3 输出数据定标移位器 输出数据定标移位器的输入是累加器输出的32位数据，将累加器输出的内容左移0－7位，然后将移位器的高位字或低位字存到数据存储器中（用SACH或SACL指令）。在此过程中，累加器的内容保持不变。 3.1.4 辅助寄存器算术单元（ARAU） ARAU完全独立于中央算术逻辑单元,图3.2所示为ARAU和相关的逻辑。 ARAU的主要功能是在CALU操作的同时执行8个辅助寄存器AR7-AR0中的算术运算, 8个辅助寄存器提供了强大而灵活的间接寻址能力。 利用ARAU中的16位地址可访问数据存储器64K字空间的任一单元。 图3.2 辅助寄存器算术单元ARAU ARAU的8个辅助寄存器提供了强大而灵活的间接寻址能力。利用辅助寄存器中的16位地址可访问数据存储器64K字空间的任一单元。 ARAU除可数据存储器的寻址外，还可用作它用： （1）通过CMPR指令，利用辅助寄存器支持条件转移、调用和返回； （2）利用辅助寄存器作为暂存单元； （3）利用辅助寄存器进行软件计数。根据需要将其加1或减1。 3.1.5 状态寄存器ST0和ST1 两个状态寄存器ST0和ST1包含了DSP运行时的各种状态和控制位。ST0和ST1对控制和编程很重要！ ST0 ST1 两个寄存器的内容可被读出并保存到数据存储器（SST指令），或从数据存储器读出加载到ST0和ST1（LST指令），从而在子程序调用或进入中断时实现CPU各种状态的保存。 当采用SETC指令和CLRC指令时，可对ST0和ST1中的各个位单独置1或清0。 ARP（位15-13）：辅助寄存器（AR）间接寻址的指针，选择当前的8个辅助寄存器AR中的一个。 ST0 OV（位12）：溢出标志位。用以指示CALU中是否发生溢出，如溢出则该位保持为1。 OVM（位11）：溢出方式标志位 ＝0，累加器中结果正常溢出。 ＝1，根据溢出的情况，累加器被设定为它的最大正值或负值。 INTM（位9）：中断总开关位 ＝1，所有可屏蔽中断被禁止