POP的贴装与返修技术培训.ppt

元件堆叠装配（PoP ，Package on Package）的贴 装与返修技术介绍 CHIVA-SMT 元件堆叠装配技术（ PoP ） 随着移动多媒体产品的普及和对更高数字信号处理、具有更高存储容量和灵活性的需求，元件堆叠装配(PoP, Package on Package)技术的应用正在快速增长。 在集成复杂逻辑和存储器件方面，PoP是一种新兴的、成本最低的3D封装解决方案。通过堆叠实现小型化、多功能。 3D系统级封装SIP（Systems In Package）与PoP （Package on Package）技术比较 SIP是在封装内部堆叠的，其堆叠工艺很复杂，难度相当大 PoP（Package on Package） PoP—在底部器件上面堆叠装配器件 逻辑+存储通常为2到4层 存储型PoP可达8层 目前，POP封装堆叠技术在新一代3G手机、DVD、PDA中已经有了越来越多的应用。 PoP技术应用的例子 内容 1．PiP和POP的区别 2．POP组装技术 （1）POP贴装工艺过程 ① 顶部元件助焊剂或焊膏量的控制 ； ② 贴装过程中基准点的选择和压力（Z轴高度）的控制 ③ 底部元件锡膏印刷工艺的控制 ④ 回流焊接工艺的控制 ⑤ 回流焊接后的检查 （2）POP装配工艺的关注点 ３．POP返修技术 1．PiP （Package in Package Stacking）与POP （Package On Package）的区别 PiP是指器件内置器件，封装内芯片通过金线键合堆叠到基板上，再将两块基板键合起来，然后整个封装成一个器件。 PiP封装的外形高度比较低，可以用普通的SMT工艺组装，但器件的成本高，而且器件只能由设计服务公司决定，没有终端使用者选择的自由。 JEDEC JC-11 PoP机械结构标准 底部PoP器件内部结构尺寸 PoP器件一般采用标准精细间距BGA(FBGA)或SCSP封装 图中： A —通过减薄工艺使裸片厚度降到100 ～ 50μm B—低环线的高度：75μm C—衬底基板厚度和层数是影响最终堆叠厚度、布线密度和堆叠扭曲控制的关键因素。目前带盲孔和埋孔的四层基板厚度100μm，树脂涂覆金属箔外层40μm ，四层总高300μm D—尽量减少环线的数量和高度，为了保证环线和封装外壳之间足够的间隙，模塑高度一般采用(0.27 ～ 0.35mm) 底部PSvfBGA 典型外形结构尺寸 外形尺寸：10 ～ 15mm 焊盘间距：0.65mm， 焊球间距：0.5mm(0.4mm) 基板材料：FR-5 焊球材料：63Sn37Pb/Pb-free 顶部SCSP 典型外形结构尺寸 外形尺寸：4 ～ 21mm 底部球间距：0.4 ～ 0.8mm 基板材料：Polyimide（聚合树脂） 焊球材料：63Sn37Pb/Pb-free 球径：0.25 ～ 0.46mm PoP器件的外形封装结构（举例） 底面 顶面(有Mark) 元件堆叠装配技术（ PoP ） JEDEC JC-11对PoP设计和机械结构的标准化以及JEDEC JC-63对顶层存储器件引脚输出的标准化工作正在进行中 PCB焊盘设计（举例）Univos (Universal) demo PCB SMD与NSMD焊盘设计 2．POP组装技术 PoP典型的SMT工艺流程 1. 非PoP面元件组装(印刷、贴片、回流和检查) 2. PoP面锡膏印刷 3. 底部器件和其它器件贴装 4. 顶部器件蘸取助焊剂或锡膏 5. 顶部元件堆叠贴装 6. 回流焊接及检测 ⑴ PoP面堆叠贴片（装配）工艺 以三层堆叠的ASIC+存储器为例： 该堆叠最底层是ASIC（特殊用途的IC），在ASIC上面堆叠2层存储器 PoP面贴装工艺过程 底部器件（第一层）在PCB上印刷焊膏→贴装 顶部器件（第二层、第三层）浸蘸膏状助焊剂（或焊膏）→堆叠在贴装好的器件上面 ⑵ PoP装配工艺的关注点 ① 顶部元件助焊剂或锡膏量的控制 ② 贴装过程中基准点的选择和压力的控制 ③ 底部元件锡膏印刷工艺的控制 ④ 回流焊接工艺的控制 ⑤ 回流焊接后的检查 ⑥ 可靠性(是否需要底部填充) ① 顶部元件助焊剂或焊膏量的控制 顶部器件浸蘸助焊剂或焊膏的厚度需要根据顶部器件的焊球尺寸来确定，一般要求蘸取1/2焊球直径的高度 要求保证适当的而且稳定均匀的厚度 顶部元件浸蘸助焊剂还是焊膏的考虑 浸蘸焊膏可以一定程度的补偿元件的翘曲变形，同时焊接完后元件离板高度(Standoff)稍高，对于可靠性有一定的帮助，但浸蘸焊膏会加剧元件焊球本来存在的大小差异,可能导致焊点开路。 另外，需要考虑优先选择