单片机结构及原理.ppt

§2.5 输入/输出端口结构 8051单片机有4个I/O端口，每个端口都是8位准双向口，共占32根引脚。每个端口都包括一个锁存器(即专用寄存器P0～P3)、一个输出驱动器和输入缓冲器。通常把4个端口笼统地表示为P0～P3。在无片外扩展存储器的系统中，这4个端口的每一位都可以作为准双向通用I/O端口使用。在具有片外扩展存储器的系统中，P2口作为高8位地址线，P0口分时作为低8位地址线和双向数据总线。 8051单片机4个I/O端口线路设计的非常巧妙，学习I/O端口逻辑电路，不但有利于正确合理地使用端口，而且会给设计单片机外围逻辑电路有所启发。 以P1口为例简单介绍一下输入/输出端口结构。 1、 输出结构 先看P1口的一位的结构示意图 P1口是一个准双向口，作通用I/O口使用。在电路结构上(见图)，其输出驱动部分，内部有上拉负载电阻与电源相连。实质上该电阻是一个FET, 称负载场效应管(对应下面的一个FET可称工作场效应管)。 读-改-写: 例如，执行一条“ANL P1，A”指令的过程是：CPU先读P1口锁存器中数据，再和累加器A中的数据进行“逻辑与”操作，结果送回P1端口。 上图画出了P1口的某位P1.n(n＝0～7)结构图，它由一个输出锁存器、两个三态输入缓冲器和输出驱动电路组成。 在P1作输出口时，显然内部总线与P1端口同相位，写脉冲加在D触发器CL上，内部总线信息就会向端口引脚输出数据。 P1的输出级可驱动4个LSTTL负载。 2. 输入结构 从图中还可以看出，在读入端口数据时，由于输出驱动FET并接在引脚上，如果FET导通（输出0），就会将输入的高电平拉成低电平，产生误读。所以在端口进行输入操作前，应先向端口锁存器写入“1”，使FET截止，引脚处于悬浮状态，变为高阻抗输入。这就是所谓的准双向口。 上图画出了P1口的某位P1.n(n＝0～7)结构图，它由一个输出锁存器、两个三态输入缓冲器和输出驱动电路组成。 端口中有两个三态输入缓冲器用于读操作。下面一个缓冲器用于直接读端口引脚处数据，当执行一条由端口输入的指令时，读脉冲把该三态缓冲器打开，这样端口引脚上的数据经过缓冲器读入到内部总线。这类操作由传送指令实现。 在有些情况下，端口已处于输出状态，CPU的某些操作是先将端口原数据读入，经过运算修改后，再写到端口输出，称谓“读-改-写”。如果此时该端口的负载恰是一个晶体管基极，且原端口输出值为1，那么导通了的PN结会把端口引脚高电平拉低；若此时直接读端口引脚信号，将会把原输出的“1”电平误读为“0”电平。现采用读输出锁存器代替读引脚，图中，上面的三态缓冲器就为读锁存器Q端信号而设，读输出锁存器可避免上述可能发生的错误。 在8051指令系统中有不少对端口进行“读—改—写”操作的指令，所以8051的4个端口P0～P3都采用了两套输入缓冲器这种电路结构。 以上是P1口的一位的结构，P1口其它各位的结构与之相同，而其它三个口：P0、P2、P3则除入作为输入输出口之外还有其它用途，所以结构要稍复杂一些，但其用于输入、输出的结构是相同的。对我们来说，这些附加的功能不必由我们来控制，所以我们就不去关心它了。 * 第二章 单片机结构及原理 有关MCS-51机的性能特点，在第一章已作了简单介绍，本节将进一步详细介绍它的结构，使读者对它的性能有更深入的了解。 MCS-51的典型产品是8051、8031、8751。 8051是ROM型单片机，内部有4KROM；8031无片内ROM，8751片内有4KEPROM ；89C51片内有4KE2PROM 。除此以外，它们的内部结构及引脚完全相同。 本章将以MCS-51系列的8051为典型例子，详细介绍单片机的结构、性能、存储器结构及工作原理等内容。通过对这些内容的掌握，使读者学习和了解其它微型机时可以起到举一反三、触类旁通的作用。 拿到一块芯片，想要使用它，首先必须要知道怎样连线，我们用的一块称之为89C51的芯片，下面我们就看一下如何给它连线。 1、 电源：这当然是必不可少的了。单片机使用的是5V电源，其中正极接40引脚，负极（地）接20引脚。 2、 振蒎电路：单片机是一种时序电路，必须提供脉冲信号才能正常工作，在单片机内部已集成了振荡器，使用晶体振荡器，接18、19脚。只要买来晶振，电容，连上就可以了，按图1接上即可。 3、 复位引脚：按图中画法连好，至于复位