基于FPGA的数字频率计毕设.doc

摘 要 近些年来，随着微电子技术的发展，可编程逻辑器件在集成度、速度等性能方面也获得了空前的发展，数字频率计是数字信号处理中的重要内容之一，本文主要研究了如何使用FPGA设计和实现数字频率计，详细论述了利用VHDL 硬件描述语言设计,并在EDA(电子设计自动化) 工具的帮助下,用大规模可编程逻辑器件(FPGA/ CPLD) 实现数字频率计的设计原理及相关程序。特点是:无论底层还是顶层文件均用VHDL 语言编写,避免了用电路图形式设计时所引起的毛刺现象;改变了以往数字电路小规模多器件组合的设计方法,整个频率计设计在一块FPGA/ CPLD 芯片上,与用其他方法做成的频率计相比,体积更小,性能更可靠。 关键字：数字频率计;电子设计自动化;大规模可编程逻辑器 Abstract With the development of the microelectronic technology, much improvement has been achieved in the PLD techniques. Digital cymometer is one of the important contents of digital signal process. This paper has studied how to design and realize digital cymometer with FPGA ， discusses digital cymometer design principles and procedures by using VHDL hardware descriptive programming ,EDA tools and on the basis of grand scale programmable logic device FPGA/ CPLD. The main point of this article is that bothbottom?s and top?s documents are written by VHDL programming , which avoids?rough phenomenon?, a phenomenon caused by using electric circuit picture style design. This software procedure is different from traditional digital circuit design at small scale and composed of many devices. Instead , the whole cymometer is designed on a FPGA/ CPLD and is composed of a decimal system cymometer. Compared with other cymometer , it is small in volume and has reliable functions. Key words: digital cymometer ; EDA; FPGA/ CPLD 目录 摘 要 - 1 - Abstract - 2 - 目录 - 3 - 第1章 绪 论 - 4 - 1.1 引言 - 4 - 1.2 数字频率计的工作原理 - 5 - 1.3 FPGA实现频率计的优点 - 6 - 1.4 本文研究内容 - 6 - 第2章 MAX+PLUS II软件介绍 - 8 - 2.1 MAX+plus II简介 - 8 - 2.2 AX+plus II的主要特点 - 8 - 2.3 设计流程 - 9 - 第3章 数字频率计的FPGA设计 - 11 - 3.1 FPGA的结构与编程原理 - 11 - 3.1.1 Xilinx FPGA的结构与编程原理 - 11 - 3.1.2 Xilinx FPGA设计流程及本文的设计方式选择 - 13 - 3.1.3 FPGA设计原则 - 14 - 3.2数字频率计的设计 - 15 - 3.2.1 数字频率计的测量方案选取 - 15 - 3.2.2 测量方案确定 - 16 - 第4章 简易数字频率计的设计 - 18 - 4.1 数字频率计的软件实现 - 18 - 4.1.1 频率计的整体实现结构 - 18 - 4.1.2 频率计的具体设计 - 19 - 4.2 数字频率计的硬件实现 - 23 - 4.2.1 硬件开发系统简介 - 23 - 4.2.2 芯片介绍 - 23 - 4.2.3 具体实现 - 24 - 第5章 数字频率计功能的扩展 - 25 - 5.1 框图及信号