电子技术 第2版 黄军辉 张文梅 傅沈文 项目九时序逻辑电路的设计新.ppt

项目九 时序逻辑电路的设计 一、项目分析 ● 项目实例内容 ● 项目分析 ● 知识点 ● 能力点 二、相关知识 （一）触发器 1．基本RS触发器 （1）电路结构 （2）工作原理 （3）特性方程 2．同步RS触发器 （1）电路结构 （2）工作原理 （3）特性方程 3．JK触发器 （1）电路结构 （2）工作原理 （3）特性方程 4．D、T触发器 （1）D触发器 （2）T触发器 （二）寄存器和移位寄存器 1．寄存器 2．移位寄存器 （1）单向移位寄存器 （2）双向移位寄存器 （三）计数器 1．二进制加法计数器 （1）异步二进制计数器 ① 异步二进制加法计数器 ② 异步二进制减法计数器 ③ 异步计数器的特点 （2）同步二进制加法计数器 2．十进制计数器 （四）555定时器及其应用 1．555定时器的电路结构及其工作原理 2．555定时器的典型应用 （1）用555定时器构成单稳态触发器 ① 稳定状态。 ② 暂稳态。 （2）用555定时器构成施密特触发器 （五）同步时序逻辑电路的分析与设计 1．时序逻辑电路的特点 2．时序逻辑电路的一般分析方法 3．同步时序逻辑电路的一般设计方法 三、项目实施 任务一、触发器测试 （一）实施要求 （二）实施步骤 1．实验设备及元器件 2．操作步骤 任务二、移位寄存器型计数器测试 （一）实施要求 （二）实施步骤 1．实验设备及元器件 2．操作步骤 任务三、集成计数器测试 （一）实施要求 （二）实施步骤 1．实验设备及元器件 2．操作步骤 任务四、集成寄存器、集成计数器测试及应用 （一）实施要求 （二）实施步骤 1．实验设备及元器件 2．操作步骤 任务五、用Proteus仿真设计一个2位十进制计数译码电路 （一）实施要求 （二）实施步骤 任务六、用Proteus仿真设计一个555时基电路质量判定及声光报警电路 （一）实施要求 （二）实施步骤 四、拓展知识 （一）74LS290芯片介绍 （二）74LS194芯片介绍 （三）74LS160/161芯片介绍 （四）74LS192芯片介绍 小 结 1．双稳态触发器是组成时序逻辑电路的基本单元，它是一种具有记忆功能的逻辑器件，它有两种相反的、稳定的输出状态。 · 触发器的逻辑功能可用逻辑状态表来表示。 · 基本RS触发器没有时钟控制端；同步RS触发器的逻辑功能与基本RS触发器相同，时钟脉冲为高电平时触发，其输入端R、S都有约束条件。 · JK触发器不需要约束条件，主从结构的JK触发器在时钟脉冲的下降沿触发，维持阻塞结构的为上升沿触发。 · RS触发器、JK触发器、D触发器可以相互转换，T触发器一般由上述触发器转换而得到。 2．能够暂存数码（或指令代码）的数字部件称为寄存器。 · 要存放数码或信息，就必须有记忆单元—触发器，每个触发器能存储一位二进制数码，存放n位二进制数码需要n个触发器。 · 寄存器能够存放数码。 · 移位寄存器不但能寄存数码，而且具有移位运算功能。 · 每当来一个时钟脉冲，触发器的状态便向左或右移动一位，也就是说，寄存的数码可以在移位脉冲的控制下依次进行移位。 · 移位寄存器根据数据流向分单向（左移、右移）和双向移位。 3．能够对脉冲进行计数的器件称为计数器。 · 计数器是一种累计输入脉冲数目的逻辑部件。 · 计数器具有分频作用，因此也称为分频器。 · n位二进制计数器最多能累计的脉冲个数为2n?1，这个数称为计数长度（或容量）。 · 异步计数器存在延迟时间，级数越多，延迟时间越长，因此计数速度慢。 · 同步计数器将计数脉冲同时加到计数器中各触发器的CP端，使各触发器的状态变换与计数脉冲同步。 · 二进制计数器结构简单，但是人们对二进制数毕竟不如常用的十进数那样习惯。 · 所以在有些场合要采用十进制计数器。 4．555定时器是一种多用途的集成电路，只需外接少量阻容元件便可以构成施密特触发器、单稳态触发器和多谐振荡器等，它还可以组成其他很多实用电路。 5．描述时序逻辑电路的方法有逻辑图、状态方程、激励方程、输出方程、状态转换真值表、状态转换图、时序图等。 · 分析这种电路的关键是求出状