电子技术 王建珍 12新.ppt

2. RAM的分类 * * 电子技术 RAM SRAM DRAM 静态RAM存储单元一般为MOS型，由六管NMOS或CMOS组成。 * * 电子技术 6管NMOS静态存储单元 DRAM存储单元： 静态存储单元所用元件数目较多，功耗大，集成度低，为 了克服这些缺点，研制了动态RAM。动态RAM是利用 MOS管栅极电容可以存储电荷的原理制成的，将晶体管结 电容的充电状态和放电状态分别作为1和0。 * * 电子技术 * * 电子技术 单管存储单元 三、存储容量的扩展 在实际使用时，如果一片RAM满足不了电路存储量的要求 时，需要把几片RAM组合在一起，以便构成更大容量的存 储器。有位扩展、字扩展和位字扩展。ROM的扩展方法与 RAM类似。 * * 电子技术 例：用容量为1K×4的RAM构成1K×16位的存储器，画 出连线图。 例：由1024×8的 RAM扩展为4096×8的RAM。 例：用8K×8位的6264芯片若干片组成32K×16位的存 储器。 * * 电子技术 12.2 可编程逻辑器件PLD 一、PLD的基本结构 * * 电子技术 基本PLD器件的结构框图 输入缓冲电路：可产生输入变量的原变量和反变量。 与阵列、或阵列：电路的主体，主要用来实现逻辑函数。 与阵列和或阵列的每个交叉点处用逻辑器件或熔丝相连， 通过对器件浮栅的充电、放电或熔丝的连接、熔断对阵列 编程，从而实现所需的输出逻辑函数。 输出逻辑电路：可提供不同的输出方式，每个输出数据是 输入数据的与、或函数。 * * 电子技术 二、 PLD的分类 1、根据与阵列和或阵列是否可编程可分为 （1）与阵列固定、或阵列可编程的PLD。 （2）与阵列和或阵列均可编程的PLD。 （3）与阵列可编程或阵列固定的PLD。 2、按集成度分类 （1）低密度可编程逻辑器件（LDPLD）。 （2）高密度可编程逻辑器件（HDPLD)。 * * 电子技术 3、按结构特点分类 可分为阵列型PLD和现场可编程门阵列FPGA，阵列型PLD 的基本结构由与阵列和或阵列组成；FPGA具有门阵列的形 式，由许多可编程逻辑单元排成阵列组成。 4、按编程方法分类 （1）掩膜编程 （2）熔丝或反熔丝编程 （3）浮栅编程 * * 电子技术 三、几种常见的逻辑符号表示方法 * * 电子技术 (a) 非门 (b) 互补输出的缓冲器 (c) 三态输出的缓冲器 (d) 与门 (e) 或门 (f)三种连接 12.3可编程阵列逻辑 PAL 一、PAL的基本电路结构 * * 电子技术 上图中，有三个输入端，六个乘积项，三个输出端。未编 程时，与逻辑阵列的所有交叉点处都有熔丝接通（结构图 中有符号“ ”），编程时，根据需要将有用的熔丝保留， 无用的熔丝丝熔断，即可得到所需的逻辑电路。 * * 电子技术 二、PAL的输出电路结构和反馈形式 PAL按其输出结构，可分为以下5种类型： 1.专用输出结构 输出端只能输出信号，不能兼作输入。只能实现组合逻辑 函数。 * * 电子技术 2.可编程输入输出（I/O）结构 * * 电子技术 3．寄存器型输出结构 * * 电子技术 4. 异或输出结构 * * 电子技术 5．算术运算反馈结构 * * 电子技术 12.4 通用阵列逻辑GAL 一、GAL器件的基本电路结构 GAL的基本结构包括输入缓冲电路、可编程的与阵列、 固定的或阵列、可编程的输出电路──输出逻辑宏单元 OLMC、输出三态缓冲等几部分。 * * 电子技术 二、GAL16V8基本结构 * * 电子技术 三、GAL16V8 输出逻辑宏单元（OLMC） 1.OLMC结构控制字 * * 电子技术 乘积项禁止位 32位 XOR(n) 4位 SYN 1位 AC1(n) 8位 AC0 1位 XOR(n) 4位 乘积项禁止位 32位 2. GAL16V8 输出逻辑宏单元（OLMC） 一个输出逻辑宏单元包括一个或门（8个输入端）、1个 D 触发器、一个控制输出极性的异或门、4个不同逻辑功能 的多路选择器（MUX）及一个三态非门和反馈缓冲器组成。 * * 电子技术 4个多路选择器如下： 输出数据选择器（OMUX） 乘积项数据选择器（PTMUX） 三态数据选择器（TSMUX） 反馈数据选择器（FMUX） * * 电子技术 12.5 可编程逻辑器件PLD的开发过程 可编程逻辑器件PLD设计过程如下: 1.设计输入（包括图形输入和HDL文本输入） 2.设计处理 3.设计仿真（包括功能仿真，时序仿真和在线验证） 4.编程下载 5.硬件测试 * * 电子技术 * * 电子技术 ROM、RAM的英文全称？ 怎样用ROM构成组合逻辑电路？ 思考题 * * 电子技术 The End 在线教务辅导网：