SOPC第六章.ppt

* * * * * * * * * * * * * * * * * * * * * * 第6章 IP核综合指南 王增 本章内容 综合问题概述 可重用IP核的综合策略 高性能综合 RAM和数据通路产生器 综合脚本编程指南 6.1 综合问题概述 对于参数化软核的综合存在着一些需要注意的问题： 进行与IP核相关的综合脚本设计时，必须考虑到要让集成者综合IP核后，在最终芯片中可以满足对时序的要求。 IP核必须满足集成者使用的门阵列和标准单元库的时序要求。 IP核必须满足集成者特别配置后的时序要求。 6.1 综合问题概述 本章有关综合的指导方针和前几章是相同的。最重要的是，IP核的综合和时序设计要在整个设计的早期开始： 1. IP核功能规范必须清楚的描述设计的时序、面积和功耗需求。 2. 对于那些比较大、时序问题关键的模块，需要有详细的技术规范。甚至该模块中包含的子模块也要有详细的时序需求和接口描述。还需要对输入/输出端口信号的延时和负载能力进行详细描述。 3. 在RTL编码的开始阶段，就要考虑如何同时满足设计对功能和时序的要求。如果RTL编码先考虑设计的功能，然后再对时序问题进行修正，那么可能会使设计延期完成，而且最终性能也达不到好的效果。 6.2 IP核综合策略 两种基础类型的综合策略： 自顶向下 和 自底向上 自顶向下：首先需要有顶层约束，然后由综合工具根据顶层约束，对顶层下的各个模块进行时序划分。综合工具需要对整个核模块进行一次综合。一般而言，对于多个100k门以下的设计，自顶向下综合策略可以给出较好的结果。 自底向上：是对组合核的每个模块设置约束条件。综合的过程是从底层开始，然后在综合更高层的模块。这样依次综合，直到顶层。对于某些特殊设计，特别是在其中包含对性能指标及其严格要求的设计中，自底向上的综合策略可能是必须采用的。一般而言，当设计大于100k门时，自底向上综合策略通常是必须采用的。 优点：自顶向下-简单；自底向上-综合更快。 6.2.1 IP核时序约束 规则：对于IP核基本时序约束和规划的制定，必须在模块划分和RTL代码编写之间完成。这些时序规划需要在设计的过程中定期进行检查，以确保时序规划一直是合理的，设计与规划也是一致的 IP核时序规划中必须明确： 1.时钟定义 2.对所有模块输入信号建立时间要求 3.对所有IP核同步输出端口的时钟沿到输出之间延时的要求 4.通过IP核内所有组合路径产生的输入到输出之间的延时 5.对输出端口的负载能力要求及对输入端口的驱动能力要求 6.包括温度和电压在内的操作条件 6.2.2 子模块时序约束 规则：必须为IP核中的每一个子模块制定基本的时间约束和时序规划。子模块时序规划应该在模块划分以后，RTL编码之前完成。在整个设计过程中，还应该不断检查时序规划，确保它始终是合理、一致的。 子模块时序规划必须明确： 1.时钟定义 2.线负载模型 3.对所有子模块输入信号建立时间要求 4.对所有子模块同步输出端口的时钟沿到输出之间延时要求 5.子模块中所有组合路径输入和输出之间的时间延时 6.输出的负载预算和输入的驱动单元 7. 包括温度和电压在内的操作条件 6.2.3 设计过程中的综合 工程师开发完成一个IP核中的子模块后，就会对它进行综合。最初的综合是针对某一个工艺库进行的。后来当设计进展到产品阶段，整个核需要面向多个不同的工艺库进行综合，以确保该设计的可移植性。 应该在RTL编码通过基本仿真后，尽早开始对它进行综合。这样做可以尽早认识和发现时序上存在的问题。 早期综合阶段的目标应该为最终模块的实现留出10%-20%的时序裕度。 在被集成到IP核内之前，子模块应该满足时序规划的要求，应该满足功能验证的要求。 6.2.4 子模块综合过程 指南：子模块综合过程包括三个阶段 1. 使用基于时序规划的约束，对子模块进行一次编译。 2. 对整个子模块执行特征编译，进一步细化时间约束。 3. 如果有必要，进行下一次迭代。 注：第2步中的特征编译和规划策略方法，参见“Design compiler reference manual”一书，可以通过Synopsys公司网页获得，网址是：/cgiservlet/aban/cgi-bin/ASP/dow/dow.cgi 6.2.5 IP核综合过程 指南： 自顶向下的IP核综合过程由两个阶段组成 1、使用顶层IP核约束，对整个IP核执行一次特征编译或时序规划。 2、为了达到时序目标，还可以执行其他编译。 指南：自底向上的IP核综合过程由三个阶段组成