《PCB的布局原则》.pdf

3. PCB 的布局原则 3.1 组件的放置 PCB 布局之前应先注意将组件放置(placement)在适当的位置，一方面需考虑电路板外部接线端子的位置，另一方面也 需考虑不同性质的电路应予以适当的区隔。低阶模拟、高速数字以及噪声电路(继电器、高电流开关等等) 应加以分隔以 降低子系统间的耦合。当放置组件时，应同时考虑子系统电路间的内部电路绕线，特别是时序及震荡电路。为了去除EMI 的潜在问题，应该系统化的检查组件放置与线路布局，返覆检视及修正布线一直到确定所有的 EMI 风险降低到最低为止， 简而言之，事先的防范是将低EMI 干扰问题的首要原则。图6 说明不同性质电路的区隔概念。 图 6. 将PCB 上不同性质的电路予以隔离 3.2 接地的布局 一个电子设备的设计关键即在于具有强韧的与可靠的电源系统，而接地布局尤为其中关键。事实上，接地可视为所有好 的PCB 设计的基础。大部分的EMI 问题皆可藉由良好的接地来解决。 3.3 接地噪声的定义 降低地线噪声对系统影响的关键在于了解产生接地噪声的机制。接地噪声的主要关键在于所有的地线都有些微的阻抗， 对所有的电路而言，电流都必须流经地线，那些有限的接地阻抗电就会在地在线产生压降，这些压降则会耦合到相关的 电路而形成噪声。 由于传输线具有电感性(杂散电感)，因此在线的瞬间突波电流(surge current)，将引发极大的脉冲电压。电感的端电压与 其流过之电流有下列关系： 高频率数字系统当晶体管开关时曾产生突波电流；模拟系统则在负载电流改变时产生瞬间的电流变化。举例来说，一个 闸在ON而载有4 mA 的电流时，突然开关切到OFF且现在载有0.6 mA 的电流，假设开关时间为4 μsec，载有450 μH 的电感信号的导体，此时所产生的电压突波为： 如同稍早提到的，较快速的系统产生较快的上升时间；假设在一个产品生命周期中的下一个设计具更快速的时钟频率， 如果新逻辑的上升时间是旧的两倍，则新设计的噪声也是旧的二倍强度。大部分的数字系统较模拟系统具有更高的噪声 免疫力。接地系统的低阶噪声会严重的影响模拟系统低阶讯号放大器的讯号质量，噪声也会因共同阻抗而耦合到其它相 关电路，图7 说明在共同阻抗情况下的信号耦合传导方式。 图 7. 共同阻抗耦合 图7 中两个信号汇合端的电压分别产生自模拟与数字的子电路系统，由于共同阻抗Z 使得两者彼此分享产生的噪声，在 3 系统接地点和汇合点之间，将产生一个偏移(offset)。在数字系统中，此偏移将成为是动态的噪声，且会影响到模拟电路 低阶讯号的高频响应。 3.4 降低接地噪声 一个设计良好的接地系统其优点是课在不增加组件成本的前提下提高系同的电磁兼容性。一个良好的接地系统的基本目 标是降低流过接地阻抗的电流所产生的噪声电压。因此，设计接地系统时，一个基本的问题是，电流如何在系统中流动? 静音和噪声的接地回路是否混杂在一起？ 根据系统使用的电路类型与工作频率，设计具有低阻抗路的接地回路。大部分以为处理器为主的系统都含有高频数字逻 辑与低阶模拟电路，有些系统甚至具有易产生噪声的继电器和高电流开关。如同前面所提到的，这些电路应该予以区隔 且接地回路不能混杂一起，相似的电路应该放置在一起。 高速数字电路必须对所有的回路提供低阻抗的线路；设计接地系统要尽可能包含很多的平行接地线路，这会减少接地回 路的电感。此概念推至极至，即形成接地平面；虽然接地平面能最有效的降低接地噪声，但多层PCB 将提高成本，因此 必须整体考虑，决定实行的方式。 如果接地平面不够经济，那就使用单点接地。单点或星状接地连结所有接地绕线到终端接地点，此法可降低系统间的共 同阻抗。虽然由于空间的限制，使得此法在实际布线时可能造成困难，但降低共同阻抗则是设计的基本原则。 导体电感与其直径或宽度成反比但正比于其长度。减少电感要尽可能使用短和宽的绕线，以45 度的绕线取代90 度以减 少传输反射。 我们应当记住电流最后终会流回源端，在某些电路板布局中，不适当的电路布局会形成一个种对电磁辐射极为敏感的大 回路，并将噪声耦合到接地系统中。一般规则是尽可能减少接地回路(ground loop)的尺寸，图8 为二层PCB 单点接地系 统的例子。图9 是一个具有三种不同接地系统的印刷电路板地线布线