chapter3 part1集成电路制造.ppt

版图设计师培训 邓军勇 djy@xiyou.edu.cn 029第三章 版图设计 3.1 3.2 3.3 3.4 3.5 3.6 电路在芯片上的工作模拟 版图的层 版图的层 内容 硅工艺概述及CMOS工艺流程 材料生长与淀积 刻蚀 设计规则 硅工艺概述及CMOS工艺流程 单晶硅的生长 晶体生长是把半导体级硅的多晶块转换成一块大的单晶硅。把多晶转变成一个大单晶，给与正确的定向和适量的P型或者N型掺杂，称为单晶硅的生长。85%的单晶是CZ法生产出来的. 直拉法（CZ 法） CZ 拉单晶炉 掺杂 杂质控制 单晶硅的生长 单晶硅的生长 为了在最后得到所需电阻率的晶体，掺杂材料被加到拉单晶炉的熔体中，晶体生长中最常用的掺杂杂质是生产p型硅的三价硼或者生产n型硅的五价磷。硅中的掺杂浓度范围可以用字母和上标来表示，如下表所示 单晶硅的生长 Wafer制备过程 Wafer制备过程 Wafer 硅工艺概述及CMOS工艺流程 确定晶体管的基底区域 确定晶体管的基底区域 确定晶体管的基底区域 确定晶体管的基底区域 确定晶体管的基底区域 确定晶体管的基底区域 形成并绘制多晶硅栅的图案 晶体管中栅结构的制作是流程当中最关键的一步，因为它包含了最薄的栅氧化层的热生长以及多晶硅栅的形成，而后者是整个集成电路工艺中物理尺度最小的结构。1）栅氧化层的生长：在高温氧化炉中生成一层20~50埃的sio2层 2）多晶硅淀积：利用化学汽相淀积设备形成厚度为5000埃的多晶硅。3）第三层掩膜，多晶硅栅：在光刻区，利用紫外线光刻第三层掩膜版。4）多晶硅栅刻蚀 形成并绘制多晶硅栅的图案 栅极氧化 条件：1Pa，950℃，3%HCL，11min diffus time=11 temp=926.966 dryo2 press=0.984283 hcl.pc=3 形成并绘制多晶硅栅的图案 调整栅氧化层的厚度为10-8m 形成并绘制多晶硅栅的图案 为调整阈值电压而进行的离子注入 条件：硼剂量9.5*1011cm-2，注入能量10keV，tilt为7o，rotation为30o implant boron dose=9.5e11 energy=10 tilt=7 rotation=30 crystal 形成并绘制多晶硅栅的图案 淀积多晶硅栅 要求：Polysilicon，厚度为0.2um，Grid Specification的Total number of layers为10 deposit polysilicon thick=0.20 divisions=10 形成并绘制多晶硅栅的图案 选择性刻蚀多晶硅，得到多晶硅的栅极定义 要求：x=0.35um处left的Polysilicon被Etch etch polysilicon left p1.x=0.35 形成并绘制多晶硅栅的图案 确定有源区 确定有源区 确定有源区 源/漏极注入和退火 条件：Arsenic剂量5*1015cm-2，注入能量50keV，tilt为7o，rotation为30o implant arsenic dose=5e15 energy=50 tilt=7 rotation=0 crystal 为修复注入造成的晶格损伤，需进行短暂的退火。 条件：1Pa，900oC，1min，Ambient为Nitrogen，Method为Fermi diffus time=1 temp=900 nitro press=1.00 为接触开孔 在所有的有源区形成金属接触。1）氧化物的淀积 ：利用CVD工艺在硅表面淀积氧化物。2）刻孔 ：通过有源区接触孔掩膜在氧化物上刻蚀出孔3）填充金属材料：刻孔后，在孔中填充以金属塞的材料如钨。 为接触开孔 为接触开孔 确定互连层 在晶体管之间或晶体管和其他接触之间布金属连接线。1）淀积第一层金属并且用Metal 1掩膜使它形成图案； 2）第一层层间介质氧化物淀积：利用化学气相淀积设备在硅表面形成一层氧化物，用于填充介质，通孔作在这个层上。 3）氧化物抛光：抛光后的厚度大约为8000埃。 4）用同样的方式加入更多的金属层 确定互连层 确定互连层 多晶硅、金属层和钨塞的显微照片 互连层 用钝化层覆盖芯片 在所有的金属层形成之后，随后生长顶层氮化硅。这一层氮化硅称为钝化层。其目的是保护芯片免受潮气、划伤以及沾污的影响。利用压焊块掩膜刻蚀出压焊块，实现芯片与外界的电连接。 硅工艺概述及CMOS工艺流程 简单总结 CMOS工艺流程中的主要制造步骤 硅工艺概述及CMOS工艺流程 加 工 步 骤 的 横 截 面 示 例 工艺改进 轻掺杂漏区LDD 硅化物silicide 全铜互连 工艺改进 轻掺杂漏区LDD 工艺改进 硅化物sil