节日彩灯设计论文.doc

设计报告撰写要求 设计报告，报告中要包括以下几部分内容： （1）封皮：设计题目，姓名、学号，班级，授课教师姓名 【格式见后面附表】 （2）写明设计任务 （3）写出设计题目的原理框图； （4）完成设计功能所选用的器件，及相应各器件的引脚排列图和功能表； （5）画出综合逻辑电路图； （6）用仿真软件进行调试的调试过程（即：在调试时遇到了哪些实际问题，你是如何解决的）； （7）各人在本次设计中的体会和收获。 正文小四号宋体，1.5倍行间距。 课 程 设 计 进一步掌握数字电路课程所学的理论知识。熟悉几种常用集成数字芯片，并掌握其工作原理，进一步学会使用其进行电路设计。了解数字系统设计的基本思想和方法，学会科学分析和解决问题。 培养认真严谨的工作作风和实事求是的工作态度。课程实验。 设计任务中所要求的循环方式并不复杂，用中小规模集成电路就能实现。本控制应由方式选择，振荡器，控制电路，延时电路，等组成 （1）总体方案的设计 方案一：总体电路共分三大块。第一块实现花型的演示；第二块实现花型的控制第三块实现时钟信号的产生。 主体框图如下： 方案二：在方案一的基础上将整体电路分为四块。第一块实现花型的演示；第二块实现花型的控制；第三块实现节拍控制；第四块实现时钟信号的产生。并在部分电路的设计上与方案一采用了完全不同的方法，如花型的控制。 主体框图如下： 74ls151 元件介绍————8—1数据选择器 〈74ls151引脚功能〉 74ls151真值表 74LS138 为3 线－8 线译码器 共有 54LS138和 74LS138 两种线路结构型式。 工作原理 ①当一个选通端（E1）为高电平，另两个选通端（(/E2))和/(E3)）为低电平时，可将地址端（A0、A1、A2）的二进制编码在Y0至Y7对应的输出端以低电平译出。比如：A2A1A0=110时，则Y6输出端输出低电平信号。 ②利用 E1、E2和E3可级联扩展成 24 线译码器；若外接一个反相器还可级联扩展成 32 线译码器。 ③若将选通端中的一个作为数据输入端时，74LS138还可作数据分配器。 ④可用在8086的译码电路中，扩展内存。 引脚功能 A0~A2：地址输入端 STA（E1）：选通端 /STB（/E2）、/STC（/E3）：选通端（低电平有效） /Y0~/Y7：输出端（低电平有效） VCC：电源正 GND：地 A0~A2对应Y0——Y7；A0,A1,A2以二进制形式输入，然后转换成十进制，对应相应Y的序号输出低电平，其他均为高电平； 真值表 输入 输出 STA /STB /STC A2 A1 A0 /Y0 /Y1 /Y2 /Y3 /Y4 /Y5 /Y6 /Y7 × H × × × × H H H H H H H H × × H × × × H H H H H H H H L × × × × × H H H H H H H H H L L L L L L H H H H H H H H L L L L H H L H H H H H H H L L L H L H H L H H H H H H L L L H H H H H L H H H H H L L H L L H H H H L H H H H L L H L H H H H H H L H H H L L H H L H H H H H H L H H L L H H H H H H H H H H L 74160递增集成计数器功能介绍 74160是4位十进制同步加计数器，其中CLR是异步清零端，LOAD是预置端，A、B、C、D是预置数据输入端，ENP和ENT是计数使能端，RCO是进位输出端，它的设置为多片集成计数器的级联提供了方便CLK为时钟控制端。*1表示RCO在从9变为0时输出为1；图 2-4 为74160的引脚图；74160的功能如表 2-3 。 表2—3 74160的功能表 JH 预置 使能 时钟 预置数据输入 输出 工作模式 CLR LOAD ENP ENT CLK A B C D QA QB QC QD RCO 0 1 1 1 1 × 0 1 1 1 × × × × 0 × × 0 1 1 × ↑ × × ↑ × × × × × × × × × × × × × × × × × × × × 0 0 0 0 0 A B C D *1 保 持 保 持 十进制计数 异步清零 同步置数 数据保持 数据保持 加法计数 当输入端CLR=0时，不论有无时钟脉冲CLK，计数器输出将被直接置零叫做异步清零；