基于SOPC数字幅频均衡功率放大器设计与研究--17.doc

目 录 摘 要 错误！未定义书签。 ABSTRACT 错误！未定义书签。 目 录 I 第一章 绪言 1.1 课题背景 1 1.2 课题研究的目的和意义 1 1.3 国内外研究概况 2 1.4 课题主要研究内容 3 第二章 数字幅频均衡器理论 2.1 幅频均衡器理论 ４ 2.2 FIR滤波器理论 ４ 2.3 本章小结 ７ 第三章 基于SOPC的系统硬件设计 3.1 系统总设计方案 ８ 3.2 前置放大电路的设计 ８ 3.3 阻带网络的仿真与分析 10 3.4 AD转换器的设计 11 3.5 DA转换器的设计 12 3.6 功率放大设计 12 3.7 基于SOPC的系统硬件定制 13 3.8 本章小结 17 第四章 系统软件设计 4.1 SOPC的设计流程 18 4.2 基于SOPC的FIR滤波器的实现 19 4.3 系统模块化程序框图 21 4.4 AD转化控制程序 21 4.5 DA转换控制程序 21 4.6 Nios2 IDE 22 4.7 本章小结 24 第五章 系统调试及结果分析 5.1 前置放大电路的测试 25 5.2 阻带网络的测试 25 5.3 幅频均衡电路测试 26 5.4 功率放大的测试 26 5.5 本章小结 26 第六章 总结与展望 6.1 全文总结 27 6.2 展望 27 参考文献 28 附 录 30 附录1：SOPC 设计顶层图 31 附录2：硬件实物图 32 第一章 绪言 阐述了均衡器设计的研究背景、现状以及发展方向，讨论了放大电路的特性，SOPC技术的应用及其设计，着重讨论了SOPC技术下的数字幅频均衡器的设计与实现。 1.1 课题背景 由于信号在传输过程中受到信道特型的影响，使信号在信道里会出现对信号的不同频率下的幅度受到影响。均衡器（EQUALSER）对声信号频率响应反应 及振幅进行调整的电声处理设备。 均衡器通过调节各种频率成分电信号的放大量，这样通过对各种不同频率电信号的调节来补偿扬声器和声场的缺陷，补偿和修饰达到信号经信道后到用户还是很清晰地频率成分。在80年代均衡器应用于高级录放机上，这样的均衡器都带有N段均衡调节，这样的N段均衡调节就是对不同频率的衰减值进行不同增益的放大。最初出现的均衡器是基于模拟信号的，由于这样的均衡器是用放大器件和分离器件等构成的，所以它的体积一般较大，伴随着集成度不高使得该设备出现了即不容易维护也不容易管理的问题。随着科学的发展，后来在PC机上逐渐发展出了数字均衡器。 近来年EDA、CPLD、SOPC等技术的推诚出新，新技术的应用迅速发展到国民生产的各个领域，加快了社会信息化程度的提高和社会生产力的发展。基于FPGA和FIR滤波器的可编程片上系统(SOPC)以其设计灵活性、可裁剪性、软硬件可编程性等优势，受到广大开发者的青睐，所以对基于SOPC技术的FIR滤波器的研究就有着重要的意义[1]。 1.2 课题研究的目的和意义 本设计基于SOPC技术设计了一种数字幅频均衡功率放大器。该数字幅频均衡功率放大器以嵌入式软核处理器Nios2为控制核心，利用数字均衡器原理，仪表放大器等设计原理以及功率放大器电路原理设计而成。信号经射极跟随器送入带阻选频网络，而后送入EP2C35 FPGA中进行数字均衡处理，数字均衡器采用分段滤波方式实现。最后在NIOS2的控制下，将均衡后的数据送入DA输出，最后进入由MOSFET晶体管搭建的功率放大电路。达到收到的信号与所发信号之间的误差在能接受的范围之内的目的。 课题研究的意义： 1、本文给出了一个解决数字均衡器的方法即SOPC技术，这使现代微电子技术在数字信号处理中有了很大的发展空间； 2、SOPC设计方法是自顶向下(Top-Down)的从系统级到功能模块的软、硬件协同设计方法，实现了软、硬件的无缝结合，直接在处理器芯片内嵌入操作系统的代码模块，具有极高的综合性。这一本身的优越性使其在数字化发展中有很宽广的前景； 3、基于FPGA(FieldProgrammable Gate Array)实现的，可以十分方便随时下载以验证其功能及性能，灵活性高。对于数字信号的处理，SOPC技术运用DSP Builder实现了完美的结合。 4、新型技术的出现(FPGA，DSP等)使均衡技术数字化，提高了产品集成度和可靠性。Altera公司开发的Nios2是基于SOPC技术的32位嵌入式处理器软核。与同类型产品相比，Nios2更能体现SOPC技术思想，其作为一种新技术，在国外己经有了广泛的应用，但是在国内使用Nios II处理器的嵌入式设计和开发还是处于起步阶段，所以对基于Nios II的可编程片上系统的研究就有着重要的意义[2][3]。 1.3 国内外研究概况 均衡技术国内外已