EDA课程设计（论文）_数字频率计的设计.doc

EDA论文 成绩评定表 学院名称 ： 电气工程学院 专业班级 ： 自动化0801班 学生姓名 ： 学 号 ： 指导教师 ： 成绩: 2011年 11 月 23 日 EDA 论 文 专 业 班 级 ： 学 生 姓 名 ： 学 号 ： 指 导 教 师 ： 数字频率计的设计 摘要:频率计又称为频率计数器，是一种专门对被测信号频率进行测量的电子测量器频率计最基本的工作原理为：当被测信号在特定时间段T内的周期个时，则被测信号的频率f=N/T1 引言 1 2 设计思路 1 3 设计分析 2 3．1 测频信号发生器 2 3. 2 计数器 2 3. 3 数码管显示 2 4 各模块的程序及电路图 2 4．1 分频器模块 2 4. 2 计数器模块 3 4. 3 七段数码管显示模块 4 5 各模块的仿真图 5 5．1 分频器模块 5 5. 2 计数器模块 5 5．3 七段数码管显示模块 6 6 总结 6 7 心得体会 7 8 参考文献 7 1 引言 EDA 技术是以大规模可编程逻辑器件为设计载体,以硬件语言为系统逻辑描述的主要方式,以计算机、大规模可编程逻辑器件的开发软件及实验开发系统为设计工具,通过有关的开发软件,自动完成用软件设计的电子系统到硬件系统的设计,最终形成集成电子系统或专用集成芯片的一门新技术，其设计的灵活性使得EDA 技术得以快速发展和广泛应用。数字频率计是数字电路中的一个典型应用，实际的硬件设计用到的器件较多，连线比较复杂，而且会产生比较大的延时，造成测量误差、可靠性差。随着现场可编程门阵列FPGA的广泛应用，以EDA工具作为开发手段，运用VHDL等硬件描述语言语言，将使整个系统大大简化，提高了系统的整体性能和可靠性。Max + Plus Ⅱ软件为设计平台，运用VHDL语言实现数字频率计的整体设计。 2 设计思路 在电子技术中，频率是最基本的参数之一，并且与许多电参量的测量方案、测量结果都有十分密切的关系，因此，频率的测量就显得更为重要。测量频率的方法有多种,其中电子计数器测量频率具有精度高、使用方便、测量迅速，以及便于实现测量过程自动化等优点，是频率测量的重要手段之一。,对比测量其他信号的频率。通常情况下计算每秒内待测信号的脉冲个数,即闸门时间为1s。闸门时间可以根据需要取值,大于或小于1s 都可以。闸门时间越长,得到的频率值就越准确,但闸门时间越长,则每测一次频率的间隔就越长。闸门时间越短,测得的频率值刷新就越快,但测得的频率精度就受影响。本文采用1s作为闸门时间，即用计数器在计1s内输入信号周期的个数 图1 数字频率计原理框图 本数字频率计的关键组成部分包括测频控制信号发生器、计数器、锁存器、译码驱动电路和显示电路,其原理框图如图1所示： 3 设计分析 3．1 测频信号发生器 测频控制信号发生器产生测量频率的控制时序,是设计频率计的关键。这里控制信号clk 取为1000Hz,分频后要得到一个脉宽为1s的时钟信号q ,用来作为计数闸门信号。当q 为高电平时开始计数;在q的下降沿时停止计数，并且产生清零信号clear ,为下次计数做准备。clear 信号是低电频有效。 3. 2 计数器 本文所设计的频率计的频率范围是0Hz~999999H，因此计数器采用6个十进制计数器的级联来进行计数。 3. 3 数码管显示 显示部分采用七段数码管电路来显示。七段数码管是指由七段LED显示条组成的数码管，可以通过控制每一段LED的亮灭来显示0-9是个数字。 4 各模块的程序及电路图 4．1 分频器模块 分频器模块的程序如下所示： library ieee; use ieee.std_logic_1164.all; entity fen is port(clk:in std_logic; q:out std_logic); end fen; architecture fen_arc of fen is begin process(clk) variable cnt:integer range 999 downto 0; variable x:std_logic; begin if clkevent and clk