微机原理与接口技术06.ppt

微机原理与接口技术－－基于IA-32处理器和32位汇编语言·第4版 第6章 存储系统 第 6 章存储系统 6.1 存储系统层次结构 6.2 主存储器 6.3 高速缓冲存储器Cache 6.4 存储管理 6.1 存储系统层次结构 存储系统 容量越大越好 速度较快越好 价格（成本）越低越好 当前制造工艺的存储器件： 工作速度较快的存储器，单位价格却较高； 容量较大的存储器，虽然单位价格较低，但存取速度又较慢 6.1.1 技术指标 1. 存储容量 主存存储容量：以字节B（Byte）为基本单位 半导体存储器芯片：以位b （Bit）为基本单位 存储容量以210＝1024规律表达KB，MB，GB和TB 厂商常以103＝1000规律表达KB，MB，GB和TB 2. 存取速度 存取时间：发出读/写命令到数据传输操作完成所经历的时间 存取周期：两次存储器访问所允许的最小时间间隔 6.1.2 层次结构 寄存器 处理器内部的存储单元 高速缓存（Cache） 完全用硬件实现主存储器的速度提高 主存储器 存放当前运行程序和数据，采用半导体存储器构成 辅助存储器 磁记录或光记录方式 磁盘或光盘形式存放可读可写或只读内容 以外设方式连接和访问 存储系统的层次结构 6.1.3 局部性原理 层次结构解决存储器件的容量、速度和价格矛盾 出色效率来源于存储器访问的局部性原理： 处理器访问存储器时，所访问的存储单元在一段时间内都趋向于一个较小的连续区域中 空间局部：紧邻被访问单元的地方也将被访问 时间局部：刚被访问的单元很快将再次被访问 程序运行过程中，绝大多数情况都能够直接从快速的存储器中获取指令和读写数据；当需要从慢速的下层存储器获取指令或数据时，每次都将一个程序段或一个较大数据块读入上层存储器，后续操作就可以直接访问快速的上层存储器 求平均值函数 long mean(long d[], long num) { long i,temp=0; for(i=0; inum; i++) temp=temp+d[i]; temp=temp/num; return (temp); } 6.2 主存储器 主存储器由半导体存储器构成 按制造工艺，半导体存储器可分为 “双极型”器件：存取速度快、集成度低、功耗大、价格高等特点，主要用于高速存储场合 “MOS型”器件：集成度高、功耗低、价格便宜，但速度较双极型器件慢，用于通用微机的主存（RAM和ROM） 按使用属性，半导体存储器可分为 读写存储器RAM 只读存储器ROM 6.2.1 读写存储器 读写存储器：可以读出也可以写入的存储器 半导体存储器采用随机存取：可以从任意位置开始读写，存取位置可以随机确定，只要给出存取位置就可以读写内容，存取时间与所处位置无关 磁带存储器采用顺序存取：必须按照存储单元的顺序读写，存取时间与所处位置密切相关 磁盘和光盘则采用直接存取：磁头以随机方式寻道，以数据块为单位顺序方式读写扇区 半导体读写存储器是挥发性（Volatile）RAM，即断电后原保存信息丢失 1. 主要类型 SRAM（静态RAM：Static RAM） 以触发器为基本存储单元 不需要额外的刷新电路 速度快，但集成度低，功耗和价格较高 DRAM（动态RAM：Dynamic RAM） 以单个MOS管为基本存储单元 要不断进行刷新（Refresh）操作 集成度高、价格低、功耗小，但速度较SRAM慢 NVRAM（非易失RAM：Non-Volatile RAM） 带有后备电池的SRAM芯片 断电后由电池维持供电 2. 存储结构 存储器芯片具有大量存储单元 每个存储单元拥有一个地址 存储1/4/8/16/32位数据 存储器芯片结构： 存储单元数×每个存储单元的数据位数 ＝2M×N＝芯片的存储容量 M＝芯片地址线的个数 N＝数据线的个数 3. 静态读写存储器SRAM 主要被用于小型微机系统 多为“存储单元数×8”的存储结构 6264 SRAM芯片 芯片容量：64K位 存储结构：8K×8 28脚双列直插（DIP） 13个地址线：A12～A0 8个数据线：D7～D0 控制引脚：CS1*，CS2，OE*，WE* 无连接：NC（No Connect） 6264 SRAM的引脚 SRAM的控制信号 片选（CS*或CE*） 片选有效，才可以对芯片进行读/写操作 无效时，数据引脚呈现高阻状态，并可降低功耗 读控制（OE*） 芯片被选中有效，数据输出到数据引脚 对应存储器读MEMR* 写控制（WE*） 芯片被选中的前提下，若有效，将数据写入 对应存储器写MEMW* 6264 SRAM的引脚功能表 4. 动态读写存储器DRAM DRAM芯片用一组地址引脚传送两批地址信号 第一批地址称行地址 用行地址选通信号RAS*下降沿锁存 第二批地址称