必威体育精装版《电工电子技术》课件.ppt

第14章 组合逻辑电路 本章学习要点 组合逻辑电路的分析与设计 常用组合逻辑器件 本章小结 14.1 组合逻辑电路的分析与设计 14.2 常用组合逻辑器件 本章小结 2．显示译码器 在数字电路中，数字量都是以一定的代码形式出现的，所以这些数字量要先经过译码，才能送到数字显示器去显示。这种能把数字量翻译成数字显示器所能识别的信号的译码器称为数字显示译码器。 常用的数字显示器有多种类型。按显示方式可分为字型重叠式、点阵式、分段式等；按发光物质可分为半导体显示器（又称发光二极管显示器，即LED显示器）、荧光显示器、液晶显示器、气体放电管显示器等。目前应用最广泛的是由发光二极管构成的七段数字显示器。 （1） LED数码管 LED数码管由发光二极管LED（Light Emitting Diode）分段组成，因其工作电压低、体积小、可靠性高、寿命长、响应快等优点而得到广泛使用。 七段数字显示器就是将七个发光二极管（加小数点为八个）按一定的方式排列起来，七段a、b、c、d、e、f、g（以及小数点DP）各对应一个发光二极管，利用不同发光段的组合，显示不同的阿拉伯数字。下图所示为LED数码管的外形和管脚图。 LED数码管按内部连接方式可分为共阴极和共阳极两种类型，共阴极和共阳极两种类型的数码管的内部连接方式分别如下图所示。 （2） 七段显示译码器 七段显示译码器品种很多，功能各有差异，现以74LS47为例说明该类显示译码器的功能。 七段显示译码74LS47是一种与共阳极数字显示器配合使用的集成译码器，它的功能是将输入的4位二进制代码转换成七段显示器的段码。其引脚图如下图所示。 下表为74LS47译码器的逻辑功能表。 74LS47的译码驱动电路如下图所示。 二进制代码从输入端A0、A1、A2、A3输入后，经74LS47译码产生7个低电平输出，经限流电阻分别接至显示器对应的a～g七段，当这7段有一个或几个为低电平时，该低电平对应的段亮。DP为小数点控制端，低电平时亮。LT为试灯输入端，可以检测显示器七个发光段的好坏。RBI为消隐输入端，用来控制发光显示器的亮度或禁止译码器输出。BI/RBO为消隐输入或消隐输出端，可以实现多位数显示时的“无效0消隐”功能（在多位十进制数码显示时，整数前和小数后的0是无意义的，称为“无效0”），在试灯时BI/RBO应为高电平。 14.2.3 加法器 1．半加器 半加器的真值表如下表所示。表中的A和B分别表示被加数和加数输入，S为和数输出，C为向相邻高位的进位输出。由真值表可直接写出输出逻辑函数表达式： 可用一个异或门和一个与门组成半加器，如下图所示。 下图所示为半加器的逻辑图形符号。 2．全加器 在多位数加法运算时，除最低位外，其他各位都需要考虑低位送来的进位。全加器就能实现这种功能。全加器的真值表如下表所示。表中的Ai和Bi分别表示被加数和加数输入，Ci－1表示来自相邻低位的进位输入。Si为和输出，Ci为向相邻高位的进位输出。 由真值表可写出Si和Ci的输出逻辑函数表达式，经代数法化简和转换得 全加器的逻辑图和逻辑图形符号如下图所示。 要进行多位数相加，最简单的方法是将多个全加器进行级联，构成串行进位加法器。下图所示是4位串行进位加法器，从图中可见，两个4位相加数A3A2A1A0和B3B2B1B0的各位同时送到相应全加器的输入端，进位数串行传送。全加器的个数等于相加数的位数。最低位全加器的Ci-1端应接0。 串行进位加法器的电路比较简单，但是其速度较慢。为了提供速度，人们又设计了一种多位数快速进位（又称超前进位）的加法器。所谓快速进位，是指加法运算过程中，各级进位信号同时送到各位全加器的进位输入端。现在的集成加法器，大多采用这种方法。74LS283就是一种典型的快速进位的集成加法器，其逻辑图、引脚图如下图所示。 数据选择器就是从多路输入数字信号中选出一个，将其送到输出端。其原理与下图所示的单刀多掷开关相似，通过开关切换，将输入信号中的一个传送到输出端。 14.2.4 数据选择器 具有2n个输入和1个输出的多路选择器，通常有n个选择控制端（也称控制字和地址）用来进行信号的选择，并将选择到的输入信号送到输出端。常用的数据选择器有4选1、8选1、16选1等多种类型。 1．4选1数据选择器 下图所示为由与或门组成的4选1多路数据选择器。 4选1多路数据选择器的功能如下表所示。 根据功能表，可写出输出逻辑表达式为： 1．8选1数据选择器 74LS151