数字逻辑电路实验自动化设计实验二讲义_2013.11.pdfVIP

数字逻辑电路实验 数字逻辑电路实验 数数字字逻逻辑辑电电路路实实验验 自动化设计实验讲义 自动化设计实验讲义 自自动动化化设设计计实实验验讲讲义义 QuartusII 实验二 QuartusII的使用之时序电路设计 QQuuaarrttuussIIII 数字逻辑电路实验 自动化设计实验二 时序逻辑电路的设计 1. 1. 11.. 实验目的 EDA QuartusII EDA QuartusII 学习掌握 EEDDAA软件 QQuuaarrttuussIIII的使用，本次实验课学习使用该软件的仿真 功能，并进行相关时序逻辑电路的设计，硬件下载部分待后续实验课去完成。 2. 2. 22.. 实验内容 P165 7-1 7-4 2 P165 7-1 7-4 2 《实用数字电子技术基础》教材 PP116655实验 77--11～77--44，至少完成其中的 22 个，实验操作参考教材第八章的内容。 3. P165 7-1 7-2 7-3 7-4 3. P165 7-1 7-2 7-3 7-4 33.. 实验操作参考（教材 PP116655，77--11，77--22，77--33，77--44，仅供参考） 7-1 7-1 实验77--11的演示 十进制加法计数器 1、根据逻辑电路图写出每个触发器的输入端的逻辑函数式，由此得到驱动方程；将驱动方 程带入每个触发器的特性方程，得到状态方程，根据给定的逻辑图写出输出方程，然后根据 状态方程和输出方程，列出状态转换表，画出状态转换图和时序图，然后选择器件，绘制电 路图。先在D盘建立自己的一个工程文件夹取名为“My Project”,打开Quartus Ⅱ,点击 “Create a New Project” 2、打开建立新工程管理窗,找到已存盘的文件“My Project ”录入如图所示的示数后，点 击“Next”.第一栏表示工程所在的文件夹，第二栏表示此项工程的工程名，工程名可以任 意取，第三栏是当前工程顶层文件的实体名，这里是“TEN”。 -2 - 3、点击“Next”，将设计文件加入工程中。单击“Add”将与工程相关的文件加入此工程中， 进入到如下图所示的界面。 4、选择目标芯片。设置好参数后，选择的目标芯片是 EP3C10E144C8。这里EP3C10表示器 件的逻辑规模，E表示带有金属底线底板的TQFP封装，C8表示速度级别。点击“Next” 得 到下一个界面。 5、工具设置，点击“Next”得到下一个界面。 -3 - 6、结束设置，点击“Finish”完成 7、编辑构建电路图，点击菜单栏的“File”-“New”，点击“BlockDiagram/SchematicFile”,， 点击“OK”即可得到操作界面。 8、选择配置器件的工作方式。点击菜单栏中“Assignments”的“Settings”点击“Device” 得到下图 9、再点击上图中的Device and Pin Options,进入选择窗口，选择“General”项，并在此 项的Option栏内选中“Auto-restart Configeration Affer error”是对FPGA的配置失败 后能够自动重新配置。在下图中的“Generate Compressed bitstreams ”处打勾，就能产 生用于EPCS的POF压缩编程文件，在Configuration选项页，选择配置器件为EPCS4.其配 置模式为 Active Serial 这种方式只对专用的 Flash 技术的配置器件进行编程 -4 - 10、双击空白部分，出现器件输入对话框。输入“DFF”，点击“OK”得到如下图界面 11、按照上次步骤，加入“Input”“VCC”“GND”“CLK”“NOT”“AND2”“XOR”“AND3”“AND4”， 当鼠标为十字时，拖动鼠标可连线，双击“Pin-Name”将管脚的名称改成如图所示。 -5 - 12、先保存文件为“TEN”,点击菜单中“Processing”下的的“StartComplication”对该 电路图进行编译，待编译成功后，我们进行仿真波形，“File-New”选择“VectorWaveform File”得到下图。 13、将刚刚编译好的电路管脚加入到仿真波形文件中，并给时钟信号配置完成。将输入输出 端口加载到波形文件中，并将“CLK”“C”“RST”得到下图。这里在波形文件里，我 们将输出端Q设置为总线模式，但是要注意Q[0] Q[1] Q[2] Q[3]的优先顺序，不然在 都设置好参数后，得到的仿真结果不是我们所要的波形图像。 14、待输入好信号后，进行编译，得到如下的仿真波形 -6 - 7-2 7