必威体育精装版嵌入式系统第一讲嵌入式系统概述.ppt

The End Thanks！ CPSR－当前程序状态寄存器（二） Q：v5以上版本才有，描述增强DSP运算指令是否发生溢出； I、F：中断禁止位，1表示中断禁止； T：指示处理器处于ARM或Thumb工作状态； CPSR－当前程序状态寄存器(三) M[4:0]：表示处理器的运行模式 0b10000——User 0b10001——FIQ 0b10010——IRQ 0b10011——Supervisor 0b10111——Abort 0b11011——Undefined 0b11111——System ARM控制程序执行的方式 正常执行，每执行一条指令 ARM指令PC+4 Thumb指令PC+2 跳转:B、BL、BX、BLX 异常中断 执行完当前指令，跳转到异常中断处理程序 执行完返回到发生中断指令的下一条处 要保护和恢复被中断程序的执行现场 ARM处理器的异常中断（一） 异常是指正常的程序执行流程发生暂时的停止或改变，例如在复位、有中断请求及指令预取中止时； ARM处理器支持7种类型的异常。 复位（RESET)：当处理器的复位电平有效时，产生复位异常，程序跳转到复位异常处理程序处执行。 未定义指令(UDEF)：当ARM处理器或协处理器遇到不能处理的指令时，产生未定义指令异常。可使用该异常机制进行软件仿真。 软件中断(SWI)：该异常由执行SWI指令产生，可用于用户模式下的程序调用特权操作指令。使用该异常机制可以实现系统功能调用。 ARM处理器的异常中断（二） 指令预取中止(PABT)：若处理器预取指令的地址不存在，或该地址不允许当前指令访问，存储器会向处理器发出中止信号，但当预取的指令被执行时，才会产生指令预取中止异常。 数据中止(DABT)：若处理器数据访问指令的地址不存在，或该地址不允许当前指令访问时，产生数据中止异常。 IRQ（外部中断请求）：当处理器的外部中断请求引脚有效，且CPSR中的I位为0时，产生IRQ异常。系统的外设可通过该异常请求中断服务。 FIQ（快速中断请求）：当处理器的快速中断请求引脚有效，且CPSR中的F位为0时，产生FIQ异常。 ARM处理器的异常中断（三） 异常类型 模式 正常向量地址 高向量地址 复位 管理 0 0xFFFF0000 未定义指令 未定义 0 0xFFFF0004 软件中断 管理 0 0xFFFF0008 指令预取中止 中止 0x0000000C 0xFFFF000C 数据中止 中止 0 0xFFFF0010 IRQ IRQ 0 0xFFFF0018 FIQ FIQ 0x0000001C 0xFFFF001C ARM处理器的异常中断（四） 异常优先级 异常类型 1（最高） 复位 2 数据中止 3 FIQ 4 IRQ 5 预取中止 6 未定义指令，SWI ARM处理器对异常的处理（一） 对异常的响应： 将下一条指令的地址存入相应异常类型的连接寄存器LR_mode； 将CPSR复制到相应异常类型的SPSR_mode中； 设置CPSR的M[4:0],强制改变到相应的运行模式； 禁止正常中断，如果异常类型为快速中断或复位，同时禁止快中断； 强制PC从相关的异常向量地址取下一条指令执行，从而跳转到相应的异常处理程序处。 ARM处理器对异常的处理（二） 异常返回 从堆栈中恢复用户寄存器 将SPSR_mode复制回CPSR中 复制LR_mode－PC 未定义异常的操作过程 进入异常： R14_und=产生异常的下一条指令地址 SPSR_und=CPSR CPSR[4:0]=0b11011/*进入未定义运行模式*/ CPSR[5]=0/*进入ARM工作状态*/ CPSR[7]=1/*禁止正常中断*/ 如果设置了高向量模式，则 PC=0xFFFF0004 否则 PC=0退出异常： MOVS PC R14 恢复PC（从R14_und）和CPSR（从SPSR_und），并返回到该未定义指令的下一条指令处 ARM推荐的异常退出指令 异常类型 R14（ARM） R14（Thumb） 返回指令 BL PC+4 PC+2 MOV PC, R14 SWI PC+4 PC+2 MOVS PC, R14 UDEF PC+4 PC+2 MOVS PC, R14 FIQ PC+4 PC+4 SUBS PC,R14,#4 IRQ PC+4 PC+4 SUBS PC,R14,#4 PABT PC+4 PC+4 SUBS PC,R14,#4