北邮数字电路课件第02章 逻辑门电路详解.ppt

2.6 CMOS逻辑门 2.6 CMOS逻辑门 课后习题 已知图中各个门电路都是74H系列TTL电路，试写出各门电路的输出状态（0、1或Z）。 课后习题 由CMOS门组成的电路如图所示。已知VDD=5V，VOH≥3.5Ｖ，VOL≤0.5Ｖ。门的驱动能力IO=±4mA。问某人根据给定电路写出的输出表达式是否正确？ 课后习题 CMOS门电路如图所示,分析此电路所完成的逻辑功能。 课后习题 CMOS门电路如图所示，试写出各门的输出电平。 课后习题 分析下图所示各CMOS门电路，哪些能正常工作，哪些不能。写出能正常工作的输出信号的逻辑表达式。 课后习题 已知TTL门参数VOH=3.5V, VOL=0.1V, VIHmin=2.4V, VILmax =0.3V, IIH=20μA, IIS=1.0mA, IOH=360μA, IOL=8mA, 求R的取值范围. 分析：(1) 逻辑连接正确；(2) 满足驱动能力 G1输出低电平时，要求VI2≤VILmax 由 VOL+IILR≤VILmax ，IIL=IIS=1mA 得 R≤ (0.3-0.1)/IIL ≈ 0.2K * 题2-2,Vi2端的电压值可分三种情况： (1) Vi1悬空，Vi2=1.4V (2) Vi1端的电压高于1.4V, Vi2=1.4V (3) Vi1端的电压低于1.4V, Vi2=Vi1 2.4 ECL逻辑门 ECL或/或非门内部结构 逻辑电平： 高电平 -0.8V 低电平 -1.6V A、B 输入低电平 -1.6V -1.6V -2.0V 0V -0.8V -1.6V -0.8V 2.4 ECL逻辑门 ECL或/或非门内部结构 逻辑电平： 高电平 -0.8V 低电平 -1.6V A 输入高平 -1.6V -0.8V -1.6V -0.8V 0V -0.8V -1.6V 2.4 ECL逻辑门 用ECL门实现线或逻辑 2.4 ECL逻辑门 例：由ECL或/或非门和异或/同或门组成的电路如下所示（使用芯片 10105和10107），试写出输出的逻辑 表达式。 2.4 ECL逻辑门 例：ECL门的输出直接连接可以实现线或。 试用两个ECL门 (每个门 有两个或 /或非输出)，不增加任何门电路，在图上通过连接实 现四输出函数: [2010年] 2.5 I2L逻辑门电路 集成注入逻辑 (Integrated Inject Logic，I2L)逻辑门电路是20世纪70年代初发展起来的一种高集成密度、双极型逻辑电路，具有结构紧凑、不用电阻、工艺简单、集成密度高、低功耗和较高工作的速度等特点。 2.6 CMOS逻辑门 场效应晶体管的特点 仅有一种载流子参与导电； N沟道: 载流子为电子； P沟道: 载流子为空穴。 输入电压控制输出电流； 输入阻抗高, 易集成 N沟道增强型MOS管 2.6 CMOS逻辑门 N沟道增强型MOS管的特性 输出特性曲线 iD= f (vDS)?vGS=const N沟道增强型MOS管 截止区 2.7 CMOS反相器 P沟道MOS场效应管 P沟道MOS管的工作原理与 N 沟道MOS管完全相同，只不过导电的载流子不同，电压极性不同，如同双极型三极管有 NPN 型和 PNP 型一样。 2.6.1 NMOS门电路 驱动管 负载管 输入低电平0V 输出高电平3V 输入高电平3V 输出低电平0V 实现非逻辑功能 NMOS反相器 +5V 2.6.1 NMOS门电路 NMOS与非门 NMOS或非门 2.6 CMOS逻辑门 2.6.1 NMOS门电路 NMOS与或非门 2.6 CMOS逻辑门 2.6.2 CMOS非门 1. 输入低电平VIL = 0V VGS1＜VTN T1管截止； |VGS2| ＞|VTP| 电路中电流近似为零（忽略T1的截止漏电流）,VDD主要降落在T1上，输出为高电平VOH≈VDD T2导通 2. 输入高电平VIH = VDD T1导通T2截止，VDD主要降在T2上， 输出为低电平VOL≈0V。 ? 电路实现逻辑非功能 CMOS非门 2.6.2 CMOS非门 CMOS反相器电压传输特性与电流特性 I VIVTN，T1截止，T2导通， 电流为0，输出高电平VDD。 II VIVTN，T1开始导通，T2开始有压降， 输出电平开始降低。 III VI达到VDD/2，T1、T2工作在饱和区， VI的微小变化，输出电平急剧变化。 IV VI继续增加，T2导电程度降低，T1导 电程度增加，输出电平继