计算机组成原理统考大纲及试题要点.ppt

9.一次总线事务中，主设备只需给出一个首地址，从设备就能从首地址开始的若干连续单元读出或写入多个数据。这种 总线事务方式称为A.并行传输 B.串行传输C.突发传输 D.同步传输 10.下列有关I/O接口的叙述中错误的是A.状态端口和控制端口可以合用同一个寄存器B. I/O接口中ＣＰＵ可访问的寄存器称为I/O端口Ｃ．采用独立编址方式时， I/O端口和主存地址可能相同Ｄ．采用统一编址方式时，ＣＰＵ不能用访存指令访问I/O端口 11. 若某设备中断请求的响应和处理时间为 100ns ，每400ns发出一次中断请求，中断响应所允许的最长延迟时间为50ns，则在该设备持续工作过程中，CPU用于该设备的Ｉ/O时间占整个CPU时间的百分比至少是A.12.5% B.25%C.37.5% D.50% 2015年真题 1.计算机硬件能够直接执行的是()Ⅰ.机器语言程序Ⅱ.汇编语言程序Ⅲ.硬件描述语言程序A.仅Ⅰ B.仅Ⅰ、Ⅱ C.仅Ⅰ、Ⅲ D.Ⅰ、Ⅱ、Ⅲ 2.由3个“1”和5个“0”组成的8位二进制补码，能表示的最小整数是()A.-126 B.-125 C.-32 D.-3 3.下列有关浮点数加减运算的叙述中，正确的是() Ⅰ. 对阶操作不会引起阶码上溢或下溢 Ⅱ. 右规和尾数舍入都可能引起阶码上溢 Ⅲ. 左规时可能引起阶码下溢 Ⅳ. 尾数溢出时结果不一定溢出 A.仅Ⅱ Ⅲ B.仅ⅠⅡⅣC.仅ⅠⅢ Ⅳ D.ⅠⅡ Ⅲ Ⅳ 4.假定主存地址为32位，按字节编址，主存和Cache之间采用直接映射方式，主存块大小为4个字，每字32位，采用回写(Write Back)方式，则能存放4K字数据的Cache的总容量的位数至少是()A.146k B.147K C.148K D.158K 5.假定编译器将赋值语句“x=x+3;”转换为指令”add xaddt, 3”，其中xaddt是x 对应的存储单元地址，若执行该指令的计算机采用页式虚拟存储管理方式，并配有相应的TLB，且Cache使用直写(Write Through)方式，则完成该指令功能需要访问主存的次数至少是()A.0 B.1 C.2 D.3 6.下列存储器中，在工作期间需要周期性刷新的是()A.SRAM B.SDRAMC.ROM D.FLASH 7.某计算机使用4体交叉存储器，假定在存储器总线上出现的主存地址(十进制)序列为8005，8006，8007，8008，8001，8002，8003，8004，8000，则可能发生发生缓存冲突的地址对是()A.8004、8008 B.8002、8007 C.8001、8008 D.8000、8004 8.下列有关总线定时的叙述中，错误的是()A.异步通信方式中，全互锁协议最慢B.异步通信方式中，非互锁协议的可靠性最差C.同步通信方式中，同步时钟信号可由多设备提供D.半同步通信方式中，握手信号的采样由同步时钟控制 9.若磁盘转速为7200转/分，平均寻道时间为8ms,每个磁道包含1000个扇区，则访问一个扇区的平均存取时间大约是( )A.8.1ms B.12.2msC.16.3ms D.20.5ms 10.在采用中断I/O方式控制打印输出的情况下，CPU和打印控制接口中的I/O端口之间交换的信息不可能是( )A.打印字符 B.主存地址 C.设备状态 D.控制命令 11.内部异常(内中断)可分为故障(fault)、陷阱(trap)和终止(abort)三类。下列有关内部异常的叙述中，错误的( )A.内部异常的产生与当前执行指令相关B.内部异常的检测由CPU内部逻辑实现C.内部异常的响应发生在指令执行过程中D.内部异常处理的返回到发生异常的指令继续执行 8.假定不采用Cahce和指令预取技术，且机器处于“开中断”状态，则在下列有关指令执行的叙述中，错误的是A.每个指令周期一定大于 或等于一个CPU时钟周期 A.每个指令周期中CPU都至少访问内存一次 B.每个指令周期一定大于或等于一个CPU时钟周期 C.空操作指令的指令周期中任何寄存器的内容都不会被改变 D.当前程序在每条指令执行结束时都可能被外部中断打断 9.在系统总线上，不可能传输的是 A.指令 B.操作数 C.握手（应答）信号 D.中断类型号 10.某计算机有五级中断L4~ L0，中断屏蔽字为M4M3M2M1M0，Mi=1（0 ≤i ≤4）表示对级中断进行屏蔽。若中断响应优先级从高到低的顺序是L4→L0→L2→L1→L3，则L1的中断处理程序中设置的中断屏蔽字是A.11110 B.01101 C.00011 D.01010 11.某计算