Gated-Vdd A Circuit Technique to Reduce Leakage in Deep.pdfVIP

下载本文档

5
0
约 6页
2016-03-09 发布于山东
举报
版权申诉

Gated-Vdd A Circuit Technique to Reduce Leakage in Deep.pdf

1、本文档共6页，可阅读全部内容。
2、有哪些信誉好的足球投注网站（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
8、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

Gated-Vdd: A Circuit Technique to Reduce Leakage in Deep-Submicron Cache Memories Michael Powell, Se-Hyun Yang, Babak Falsaﬁ, Kaushik Roy, and T. N. Vijaykumar School of Electrical and Computer Engineering Purdue University 1285 EE Building West Lafayette, IN 47907 icalp@, /~icalp Abstract StrongARM are devoted to cache and memory structures [8]. Unlike dynamic energy which depends on the number of actively Deep-submicron CMOS designs have resulted in large leakage switching transistors, leakage energy is a function of the number of energy dissipation in microprocessors. While SRAM cells in on- on-chip transistors, independent of their switching activity. As chip cache memories always contribute to this leakage, there is a such, caches account for a large (if not dominant) component of large variability in active cell usage both within and across applica- leakage energy dissipation in recent designs, and will continue to tions. This paper explores an integrated architectural and circuit- do so in the future. Unfortunate