CPLD第0章_概述.ppt

用VHDL语言描述的二选一选择器如下： ENTITY mux IS PORT(d0，d1，sel ：IN BIT ； q ：OUT BIT) ； END mux ； ARCHITECTURE connect OF mux IS BEGIN calc：PROCESS(d0，d1，sel) VARIABLE tmpl，tmp2，tmp3：BIT ； BEGIN tmp1 := d0 AND sel ； tmp2 := d1 AND (NOT sel) ； tmp3 := tmpl OR tmp2 ； q= tmp3； END PROCESS； END connect； ENTITY mux IS ： ： ： END mux ； ? ARCHITECTURE struct OF mux IS ： ： ： END struct； 实体 结构体 利用HDL语言设计系统硬件的方法，归纳起来有以下几个特点： 1. 采用自顶向下 (Top－Down) 的设计 方法 ； 2. 系统中可大量采用ASIC芯片； 3. 采用系统早期仿真 ； 4. 降低了硬件电路设计难度； 5. 主要设计文件是用HDL语言编写的 源程序。 1.采用自顶向下 (Top－Down) 的设计方法 所谓采用自顶向下 (Top－Down) 的设计方法，就是从系统总体要求出发，自上至下地逐步将设计内容细化，最后完成系统硬件的整体设计。 在利用HDL语言的硬件设计方法中，设计者将自上至下分成3个层次对系统硬件进行设计， 系统 子功能块1 子功能块2 …… 子功能块n 逻辑块11 逻辑块12 …… 逻辑块1m 逻辑块21 …… 逻辑块111 …… TOP-DOWN 自顶向下设计 逻辑块1m1 …… 第一层次是行为描述。所谓行为描述，实质上就是对整个系统的数学模型进行描述。 一般来说，对系统进行行为描述的目的是试图在系统设计的初级阶段，通过对系统行为描述的仿真来发现设计中存在的问题。在行为描述阶段并不真正考虑其实际的操作和算法用什么逻辑电路来实现。考虑更多的是该数学模型能否达到系统设计规格书的要求。 第二层次是RTL描述，也称寄存器传输描述(又称数据流描述)。由于用行为方式描述的系统程序，其抽象程度高，所以很难直接映射而得到具体的逻辑器件的硬件实现。要想得到硬件的具体实现，必须将行为方式描述的VHDL语言程序改写为RTL描述的VHDL语言程序。 也就是说，系统只有采用RTL方式描述才能导出系统的逻辑表达式，才能进行逻辑综合，得到具体的逻辑器件。 第三层次是逻辑综合。逻辑综合这一阶段利用逻辑综合工具，将RTL描述的程序转换成用基本逻辑元件(宏单元)表示的文件(门级网表)。 此时，如果需要，可以将逻辑综合结果以逻辑原理图方式输出。也就是说，逻辑综合的结果相当于在人工设计硬件电路时，根据系统要求画出了系统的电原理图。 2. 系统中可大量采用ASIC芯片 由于目前众多的制造ASIC芯片的厂家，它们的工具软件都可支持HDL语言的编程，因此，硬件设计人员在设计硬件电路时，无须受只能使用通用元、器件的限制，而可以根据硬件电路设计需要，设计自用的ASIC芯片或可编程逻辑器件。这样最终会使系统电路设计更趋合理，体积也可大为缩小。 3. 采用系统早期仿真 从自顶向下的设计过程可以看到，在系统设计过程中要进行三级仿真，即行为层次仿真、RTL层次仿真和门级层次仿真。 也就是说，进行系统数学模型的仿真、系统数据流的仿真和系统门电路电原理的仿真。这3级仿真贯穿系统硬件设计的全过程，从而可以在系统设计早期发现设计中存在的问题。与自底向上设计的后期仿真相比可大大缩短系统的设计周期，节约大量的人力和物力。 4.降低了硬件电路设计难度