DSP应用技术(二).ppt

二 TMS320C2000处理器 2.1 TMS320C2000各系列DSP概述 2.2 芯片内部结构 2.3 常规外部引脚 2.4 程序控制 2.5 中断控制 2.6 存储器与I/O空间 2.7 片内外设 2.1 TMS320C2000概述 2.2 TMS320C2000内部结构 2.2.1 中央处理单元 32位中央算术逻辑单元（CALU） 32位累加器（ACC） 输入数据定标移位部分（Input Scaling Section） 16×16位的乘法器（MUL） 辅助算术单元（ALAU） 状态寄存器（ST0 ST1） 2.2.2 系统配置寄存器 2.2.3 总线结构 2.3 引脚和信号说明 事件管理器A、B 模数转换器ADC CAN，异步串行口SCI，同步串行口SPI 外部中断，时钟 振荡器，PLL，FLASH，引导程序 仿真与测试 地址、数据和存储器控制信号 电源和地 2.4 程序控制 程序地址的产生 转移、调用和返回指令 重复指令 2.4.1 程序地址产生 2.4.2 转移、调用和返回 2.5 中断控制 2.5.1 中断分类 2.5.2 中断矢量表 2.5.3 可屏蔽中断设置 2.5.4 可屏蔽中断响应流程 中断请求 中断响应 中断服务 2.5.5 非屏蔽中断 2.5.6 中断服务程序ISR 2.5.7 复位 2.5.8 TMS320F2812中断 相关寄存器 PIECTRL PIEACK PIEIFR PIEIER XINTxCR 2.6 存储器与I/O空间 存储器的类型 程序存储空间 数据存储空间 I/O空间 程序引导 存储空间配置Memory Map 2.6.1 片内存储器类型 2.6.2 程序存储空间 2.6.3 数据存储空间 2.6.4 I/O空间 2.6.5 程序引导 2.6.6 存储器配置 2.7 TMS320C20x片内外设 时钟产生器 定时器 软件可编程等待状态产生器 同步串行口SSP 异步串行口ASP 通用IO引脚 2.7.1 时钟发生器 2.7.2 定时器 2.7.3 等待状态发生器 2.7.4 同步串行口 2.7.5 异步串行口 2.7.6 通用IO引脚 相关寄存器 异步数据发送接收寄存器ADTR－IO@FFF4H 异步串行口发送移位寄存器AXSR 异步串行口接收移位寄存器ARSR 异步串行口控制寄存器ASPCR－IO@FFF5H IO状态寄存器IOSR－IO@FFF6H IO引脚的使用 自动波特率检测 ASP具有自动波特率检测逻辑，该逻辑允许ASP锁定数据传输率。 接收端检测字符A或a的成功，以此确定发送波特率 异步数据格式 发送操作 发送器由8位发送寄存器ADTR和8位发送移位寄存器AXSR组成。异步发送一个8位数据的过程如下： (1) 向ADTR写入数据，将启动异步串行口开始发送。被发送的数据传送到AXSR； AXSR将数据转换成串行数据格式，经TX引脚发出。 (2) 如果AXSR空，则数据从ADTR传送到AXSR；如果AXSR满，则数据保持在ADTR。 (3) 如果ADTR空。则产生发送中断。 接收操作 接收器由8位接收寄存器ADTR和8位接收移位寄存器ARSR组成。异步接收一个8位数据的过程如下： (1) RX引脚上的下降沿启动接收操作开始，同时检测起始位。 (2) 如果起始位有效，则接收8位数据到入ARSR。 (3) 当接收到一个或两个停止位时，表示该帧数据结束；如果没有接收到停止位，则发生帧错误：IOSR中的FE位被置位，并产生TXRXINT中断。 (4) 一旦接收到有效的停止位，数据便从ARSR传送到ADTR，并产生一个TXRXINT中断，同时IOSR中的DR位被置位，读ADTR可使DR清零，中断服务程序可进行读ADTR操作。 (5) 接收器等待下一个数据帧的下降沿。 BIO XF IO0～IO3 BIO可提供来自外部设备器件的输入，当外部器件需要严格的时序配合时，它可以与中断引脚配合使用。 XF引脚是外部标志输出引脚。 通用输入输出引脚。 时钟的频率决定了器件的操作速度，即指令执行速度。 时钟发生器由两个独立元件、一个振荡器和一个锁相环（PLL）组成。 时钟发生器相应管脚： X1，CLKIN/X2， CLKOUT1 内部晶振 CLKIN产生方式 外部晶振 时钟模式 通过改变DIV2、DIV1引脚的电平，即可设置时钟频率的模式。 CLKOUT1引脚控制寄存器 可以使用CLK寄存器来禁止主时钟在CLKOUT1引脚上的输出。其地址位于IO空间FFE8H。 当CLKOUT1＝0时，CLKOUT1引脚关闭，无时钟输出； 当CLKOUT1＝1时，CLKOUT1引脚输出主时钟