- 1、本文档共30页,可阅读全部内容。
- 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
EDA技术 第10讲 时序逻辑电路设计.ppt
* 时序逻辑电路设计 1、JK触发器设计 library ieee; use ieee.std_logic_1164.all; entity jkff is port(j,k,ck,cl: in std_logic; q,nq: out std_logic); end; architecture bh of jkff is signal q_tmp: std_logic; begin process(cl,ck) begin if cl=1 then q_tmp=0; elsif ckevent and ck=1 then if (j=1 and k=0) then q_tmp=1; elsif(j=0 and k=1) then q_tmp=0; elsif(j=1 and k=1) then q_tmp=not q_tmp; end if; end if; end process; q=q_tmp; nq=not q_tmp; end; CL的功能??? 逻辑功能仿真 2、异步3位2进制加法计数器设计 第一步: 底层文件制作,做一个带有异步清零,置数 功能的JK触发器,具体实现代码如下: library ieee; use ieee.std_logic_1164.all; entity jkff_u is port(cp,j,k,prn,clrn: in std_logic; q,nq: out std_logic); end; 实体部分 architecture bh of jkff_u is signal q_tmp,nq_tmp: std_logic; begin process(cp,j,k,prn,clrn) begin if clrn=0 then q_tmp=0;nq_tmp=1; elsif prn=0 then q_tmp=1; nq_tmp=0; elsif cpevent and cp=1 then if (j=0 and k=1) then q_tmp=0;nq_tmp=1; elsif(j=1 and k=0) then q_tmp=1;nq_tmp=0; elsif(j=1 and k=1) then q_tmp=notq_tmp; nq_tmp=not nq_tmp; end if; end if; end process; q=q_tmp; nq=not q_tmp; end; 底层文件功能实现部分设计 第二步 顶层文件设计: 思路分析: 首先要把JK触发器接成计数型触发器(T’触发器),然后再用前一级的反向输出端接上后一级的时钟端即可. 实体部分 library ieee; use ieee.std_logic_1164.all; entity jsq_jk is port(prn,cp,clrn: in std_logic; q0,q1,q2: out std_logic); end; architecture bh of jsq_jk is component jkff_u port(cp,j,k,prn,clrn: in std_logic; q,nq: out std_logic); end component; signal q_jk,cp0,cp1,cp2,cp3: std_logic; begin q_jk=1; cp0=cp; u0: jkff_u port map(cp0,q_jk,q_jk,prn,clrn,q0,cp1); u1: jkff_u port map(cp1,q_jk,q_jk,prn,clrn,q1,cp2); u2: jkff_u port map(cp2,q_jk,q_jk,prn,clrn,q2,cp3); end; 元件定义部分 元件例化部分 怎样用generate语句实现?? library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity count_10 is port(clk,rst,load,plus_sub:in std_logic; din: in std_logic_vector(3 downto 0); dout: buffer std_logic_vector(3 downto 0)); end; architecture bh of
您可能关注的文档
- DSP-BIOS的应用v2.1.1.pdf
- DSP2-2(c6000系列cpu结构和指令集).pdf
- DSP2407简单的正弦信号产生_泰勒展开.doc
- DSP2812原理图.pdf
- DSP_0509.ppt
- DSP_CCS3.3初学调试问题汇总(免费).doc
- DSP与ARM技术比较.doc
- DSP原理12_EV1.pdf
- DSP原理与应_第五章.ppt
- DSP原理与应用-第7章 C54x片内外设、接口及应用.ppt
- 甘肃省白银市会宁县第一中学2025届高三3月份第一次模拟考试化学试卷含解析.doc
- 2025届吉林市第一中学高考考前模拟生物试题含解析.doc
- 四川省三台县芦溪中学2025届高三下第一次测试生物试题含解析.doc
- 2025届江苏省启东市吕四中学高三适应性调研考试历史试题含解析.doc
- 浙江省宁波市十校2025届高三二诊模拟考试历史试卷含解析.doc
- 甘肃省甘南2025届高考生物必刷试卷含解析.doc
- 河北省石家庄市一中、唐山一中等“五个一”名校2025届高考历史四模试卷含解析.doc
- 江西省南昌市进贤一中2025届高考生物考前最后一卷预测卷含解析.doc
- 甘肃省白银市会宁县第四中学2025届高三第二次模拟考试历史试卷含解析.doc
- 宁夏银川市宁夏大学附属中学2025届高考化学押题试卷含解析.doc
文档评论(0)