双稳态触发器教学思路的研究.docVIP

双稳态触发器教学思路的研究 　　摘要：为解决触发器教学内容杂、学时少的问题，结合教学经验，提出优化的教学思路：一方面以基本RS触发器为结构模块，简化钟控RS、D、JK等触发器的工作原理的分析，从而提高教学效率；另一发面，以功能改进为主线，遵循各触发器内在结构的联系，通过电路结构的完善，顺序展现几种重点研究的触发器，使得教学富于逻辑性。文中给出基本RS触发器教学难点的解决和触发器教学思路流程图。 　　关键词：触发器；约束条件；同步；触发方式 　　中图分类号：G642.0 文献标志码：A？摇 文章编号：1674-9324（2013）47-0058-02 　　一、问题的提出 　　《数字电子技术》课程是电子工程、通信、自动化、计算机等专业重要的专业基础课程，它将为后续课的学习奠定基础。数字电路有两大类型——组合逻辑电路和时序逻辑电路，它们都是由最基本的逻辑单元构成的，而时序电路中最基本的单元就是触发器，该内容一般要求4学时左右讲完，主要讲授双稳态触发器的结构、原理，包括基本RS、钟控RS、D、JK、T、T’、主从JK触发器等，还包括不同触发方式下同一功能触发器的不同工作方式，内容庞杂，信息量大，是历来学生学习数字电路的瓶颈。而这部分内容的掌握程度，直接关系到时序电路的分析和设计，对后续学习影响深远。鉴于该内容的重要性与认知难度，笔者结合教学与实践经历，提出以下几点做法以提高双稳态触发器教学的效果。 　　二、双稳态触发器教学的思路 　　以基本RS触发器为模块，简化触发器的结构分析。基本RS触发器的电路结构是钟控RS、D、JK、T、T’等触发器所共有的结构，当基本RS触发器的原理掌握后，可以将其作为基本模块来构成其他触发器，在分析时，只注重模块的外在性能，而不必每次都赘述其动作原理。这样一来，基本RS触发器的教学则至关重要。在基本RS触发器教学中，学生将首次体会触发器的现态Qn如何与输入共同决定触发器的次态Qn+1。而次态“状态不定”的理解是教学难点。“状态不定”的正确解释是：当输入全为“0”时，触发器的输出全为“1”，触发器的输出处于不是互补的“非法”状态；如果输入为“0”的条件消失，代之为全“1”，则触发器的状态将由于器件参数的离散性而无法预知哪个与非门的传输时间较短，从而无法得知触发器的状态是“1”态还是“0”态。这一点理解后，基本RS触发器的内部电路结构的教学可以告一段落，再涉及同样电路结构，则直接用其逻辑功能而不必再次分析其原理，提高了教学效率。 　　三、以触发器内部结构间联系以及功能改进为主线，依次展现各触发器的教学 　　双稳态触发器功能多样，同一功能还有不同结构、不同触发方式之分，而以触发器内部结构间联系以及功能改进为主线，层层递进，将主要的触发器有机地串接起来则不失为好的解决办法。首先从基本RS触发器的存在的不足入手。 　　1.基本RS触发器存在的问题。基本RS触发器虽然有较多应用，但它存在着问题：两个输入不能同时为“0”，否则输出破坏了应该互补的逻辑关系，如果接下来输入低电平消失，将引起“状态不定”，这是设计者难以把握的，所以应避免这种情况发生，于是基本RS触发器的输入有了限制——两个输入不能同时为“0”。另外，该触发器的输出只随着输入的改变而随时改变，而实际上，数字系统往往要求几个电路按一定的节拍同步工作，这一点基本RS触发器将无法满足，而钟控RS触发器将可以受时钟脉冲的控制而工作，从而引出“钟控RS触发器”的教学。 　　2.钟控RS触发器（以高电平触发、与非门结构为例）存在的问题。该触发器的主要结构为基本RS触发器模块，只是外加导引电路，使得电路受时钟脉冲的控制。它虽然解决了同步的问题，但其输入仍存在限制：在CP电平触发期间，S、R不能同时为“1”，否则接下来如果CP=0或S=R=0则情形类似基本RS触发器——出现“状态不定”，所以钟控RS触发器也有约束条件——SR=0。而有两种触发器可以在保留同步可控的基础上，从不同途径解决约束条件的问题，但它们又带来了各自不同的问题，这就是D触发器和JK触发器。 　　3.D触发器的教学思路。将钟控RS触发器的S和R端接成互反关系构成D触发器，使之避开S=R=1情形，于是D触发器不存在约束条件。D触发器又称延迟触发器，其教学重点应放在触发方式的概念上。（1）电平式触发。D触发器仍存在弱点：在CP=“1”（或“0”）期间，触发器都可依输入进行动作，如果有干扰输入，将引起触发器的误动作，而在整个电平触发期间，干扰被引入的几率很高，因此电平式触发抗干扰能力较差，由此引出边沿式触发方式的D触发器。（2）边沿式触发。同是D触发器的功能，但边沿式触发结构和触发时刻均不同于电平式触发，边沿式触发器对干扰可以有效避免。 　　4.JK触发器的教学思路。解决钟控RS触发器的条