数字电视解调芯片的可测试性设计和优化.pdfVIP

25卷第8期 微电子学与计算机 Vd．25Nb．8 2008年8月 2008 MICROELECTI的NICSCoMPUn!RAuguSt 数字电视解调芯片的可测试性设计与优化 林平分，余会星 (北京工业大学嵌入式系统重点实验室，北京100022) 摘要：介绍了V1§I芯片的测试技术及故障模型，针对一款数字电视接收系统解调芯片，从设计中不同的阶段分 析了集成电路的可测试性设计及其优化，解决了由于集成大量存储器引起的测试覆盖率低的问题，完成了该芯片 满足时序要求的可测试性设计及优化过程，达到了流片要求． 关键词：可测试性设计；故障模型；测试图形；测试覆盖率 中图分类号：TP31 文献标识码：A 文章编号：1000一7180(2008)08—0172—04 DFT and of ImpIementationOptimization inDVB-T theDemodulator Chip System LIN Ping一￡en，YUHui—xing of EmbeddedSyStdIlLab，BE!iiiI】gUmversity 100022，Chim) (Beijillg Key khr蛔，酬ir】g fbcus墨onthis andtakesa TVd锄odulation Abs岫ct：Thispaper probldIl digital chipas唧le，analyz瞄theⅨ叮(De． differ廿lt the andits c。M日age，and sign．F∞T酉t)d商gnoptinlizationtechlliqu∞ind商gnstage，ac}liev签thee)唧ed of arealS0 methodand DFr requir锄锄tstapeout SatiSfied．1沌nlefy，theOptirrli琵ti∞w。rksappliedhere口eady卸心，e andits quality t葛t∞ve粕ge． Keywords：design-for-test(Ⅸ叮)；faultm。dd；t签tpatt唧；t∞t∞vefage 言)设计开始考虑对测试友好的代码实现，使电路尽 1 引言 可能地有利于DFr，并在其门级实现阶段优化测试 在集成电路加工的特征线宽不断缩小，集成度 策略，在控制测试时间(成本)的基础上，获得了 不断提高的同时，芯片制造过程中引入故障的几率 95％的测试覆盖率，达到预定目标和流片要求． 就越高，而测试的问题也变得越来越复杂【l|．为了 2mL设计阶段的可测试性设计 有效地检测电路的制造缺陷，在设计阶段设计