汇编——存储器精要.ppt

第三章 半导体存储器 要点 本章概述存储器的层次结构、半导体存储器的分类，以及高速缓冲存储器Cache和虚拟存储器； 对PC机存储器的组织与管理作了概括。 第三章 半导体存储器 3.1 存储器概述 3.2 存储器组织与管理 3.1 存储器概述 3.1.1 存储系统的分层结构 3.1.2 半导体存储器分类 3.1.3 半导体存储器组成 3.1.4 RAM和ROM  3.1.5高速缓冲存储器Cache 3.1.1 存储系统的分层结构 主存-辅存层次 ：具有主存的较快存取速度又具有辅存的大容量 和低价格解决存储器的容量问题。 高速缓存-主存层次 ：速度接近于Cache，而容量则是主存的容量  解决存储器的存取速度问题 微型计算机中存储子系统的分层结构如图所示 3.1.2 半导体存储器分类 存储器分类：按存储介质分—— 磁表面存储器（硬磁盘、软磁盘、磁带等）、 光盘存储器和半导体存储器。 半导体存储器分类：按制造工艺分——MOS型和双极型两大类。  必威体育精装版相变存储器（PCM）兼具速度快、耐用、非挥发性和高密度性等多种优势于一身，其读写数据和恢复数据的速度是现在应用最广泛的非挥发性存储技术闪存的100倍；断电时，其仍拥有高超的存储能力，也不会造成数据丢失；而且，PCM能耐受1亿次写循环，而目前企业级闪存能耐受3万次写循环，消费级闪存仅为3000次。 3.1.2 半导体存储器分类（续） ROM存储器的发展过程就是不断方便用户使用的过程：掩模ROM→PROM→EPROM→E2PROM→FLASH。 静态随机访问存储器SRAM主要发展方向： ●提高速度——早期约300ns→现在只有几个甚至不到一个ns； ●功能多样化——支持突发操作的同步SRAM即SB SRAM作为二级高速缓存L2 Cache使用，实现了与快速处理器的匹配。支持缓冲操作的先进先出存储器FIFO支持数据共享的多端口SRAM(即Multi-SRAM),掉电时信息不丢失的非挥发随机存取存储器NV SRAM高集成度类静态随机存取存储器PSRAM(Pseudo SRAM) 3.1.2 半导体存储器分类（续） 动态随机存取存储器DRAM发展方向：●存储容量——早期几十Kb(bit：二进位)→现在512Mb至几Gb●访问速度——从几百ns→SDRAM的10ns→DDR、RDRAM最快1ns左右 ECC RAM(错误校验与纠正RAM)对每个一定长度的二进制数都产生并存储一组附加的数据位，称为校验和，即ECC码。 半导体存储芯片的组成 2．地址译码器 接收来自CPU的N位地址，经译码后产生2n个地址选择信号 3．控制逻辑电路 接收片选信号及来自CPU的读/写控制信号，形成芯片内部控制信号 4．数据缓冲器 用于暂时存放来自CPU的写入数据或从存储体内读出的数据。 1．DRAM的特点 （2）DRAM的刷新 刷新就是不断地每隔一定时间（一般每隔2ms）对DRAM的所有单元进行读出，经读出放大器放大后再重新写入原电路中，以维持电容上的电荷，进而使所存信息保持不变 对DRAM的刷新是按行进行的，每刷新一次的时间称为刷新周期。从上一次对整个存储器刷新结束到下一次对整个存储器全部刷新一遍所用的时间间隔称为最大的刷新时间间隔，一般为2ms。 3.1.5 高速缓冲存储器Cache 1. Cache工作原理 现在微机中均设置有一级高速缓存(L1 Cache)和二级高速缓存(L2Cache)Cache内容只是主存中部分存储数据块的副本，它们以块为单位一一对应 Cache使CPU访问内存的速度大大加快。 二级缓存存储系统的基本结构如图所示。 3.1.5 高速缓冲存储器Cache （续） 1. Cache工作原理（续） 判断：访问存储器时，CPU输出访问主存的地址，经地址总线送到Cache的主存地址寄存器MA，主存-Cache地址转换机构从MA获得地址并判断该单元的内容是否已经在 Cache中存储？ 命中：如在则称为“命中”，立即把访问地址转换成其在Cache中的地址，随即访问Cache存储器。 未命中：如果被访问的单元内容不在Cache中，称为“未命中”， CPU直接访问主存，并将包含该单元的一个存储块的内容及该块的地址信息装入