7工艺集成资料.ppt

* （7）形成源漏接触 双阱CMOS IC工艺流程 * 5）、多层金属互联 6）、后部封装工艺 双阱CMOS IC工艺流程 * 双极集成电路的基本工艺分类： 一类是需要在器件之间制备电隔离区，如TTL、ECL、STTL电路等。 另一类是器件之间自然隔离的双极集成电路工艺，如I2L电路。 发展趋势： 尽可能与CMOS工艺相兼容 双极集成电路的工艺集成 * 标准埋层双极集成电路工艺流程 1）、衬底准备 轻掺杂的p型硅,(110)晶面。 2）、埋层的制备（第一次光刻） 埋层的作用：减少集电区的串联电阻和寄生pnp管的影响。 理想的埋层杂质：As。 双极集成电路的工艺集成 * 3）、外延层生长 标准埋层双极集成电路工艺流程 生长外延层时需要考虑的主要参数是外延层的电阻率ρepi（掺杂浓度） 和外延层的厚度Tepi。 * 4）、隔离区的形成（第二次光刻） 标准埋层双极集成电路工艺流程 * 5）、收集极接触的制备（第三次光刻） 标准埋层双极集成电路工艺流程 * 6）、基区的形成（第四次光刻） 标准埋层双极集成电路工艺流程 基区的掺杂及其分布直接影响着器件的电流增益、频率等特性 * 7）、发射区的形成（第五次光刻） 标准埋层双极集成电路工艺流程 * 8）、金属接触和互联（第六、七次光刻） 9）、后续封装工艺 标准埋层双极集成电路工艺流程 衬底准备→埋层的制备（第一次光刻）→外延层生长→隔离区的形成（第二次光刻）→收集极接触的制备（第三次光刻）→基区的形成（第四次光刻）→发射区的形成（第五次光刻）→金属接触和互联（第六、七次光刻）→后续封装工艺 * 1.深槽隔离（DTI）：在器件之间刻出大于3μm的沟槽。 优点：大大减少了器件面积和发射极-衬底间的寄生电容； 增大集电极间的击穿电压。 2.多晶硅发射极 ：采用poly-Si形成发射区的接触。 优点：大大提高了电流增益；缩小了器件的纵向尺寸； 更浅的发射结。 3.自对准发射极和基区接触 优点：利用自对准技术，可一次光刻实现发射区及基区的 接触。 其他先进的双极集成电路工艺 * BiCMOS的工艺集成 双极集成电路：高速、驱动能力强 CMOS集成电路：低功耗和高集成度 BiCMOS技术：用CMOS器件制作高集成度、低功耗的部分，用双极器件制作输入和输出部分或者是高速部分。 分类： 以CMOS工艺为基础的BiCMOS工艺（有利于保障CMOS器件的性能）； 以标准双极工艺为基础的BiCMOS工艺（有利于保障双极晶体管的性能） * 总结 双极IC和CMOS IC隔离的区别 LOCOS与侧墙、STI的优缺点 防止寄生场效应晶体管开启及提高其VT的方法 p阱和n阱的应用 CMOS IC的源漏结构 * 思考题 分析比较CMOS工艺和双极工艺中各种隔离的优缺点。 分别简述CMOS双阱工艺和双极工艺流程。 Dai Xianying * 集成电路工艺基础 7、双极和CMOS集成电路工艺集成 微电子学院 戴显英 2014年10月 * 7 双极和CMOS集成电路工艺集成 通常把运用各类单项工艺技术（外延、氧化、离子注入、扩散、气相淀积、光刻腐蚀以及金属化等工艺）形成电路结构的制造过程，称为集成电路的工艺集成。 * ULSI技术中较为典型的双阱CMOS工艺制造的COMS集成电路的一部分 标准埋层双极集成电路工艺制造的集成电路的一部分 7 双极和CMOS集成电路工艺集成 * 为什么隔离： 避免器件工作时相互影响。 集成电路中的隔离 MOS集成电路的隔离： LOCOS隔离工艺；侧墙掩蔽的隔离工艺；浅槽隔离等。 双极集成电路的隔离： pn结隔离工艺； 深槽隔离工艺。 * MOS集成电路中的隔离 由于MOSFET源、漏与衬底的导电类型不同，所以本身就是被PN结所隔离，即自隔离（self-isolated）。 1．自隔离 * 2．寄生晶体管 MOS集成电路中的隔离主要是防止形成寄生的导电沟道，即防止场区的寄生场效应晶体管开启。 MOS集成电路中的隔离 * 3．防止寄生场效应晶体管开启的方法 提高寄生场效应晶体管的阈值电压使寄生场效应晶体管的阈值电压高于集成电路的工作电压。 通常场区的阈值电压需要比集成电路的电源电压高3-4V，以使相互隔离的两个MOSFE