设计一个应用於Class D的三角积分转换器_del_name.doc

國 立 交 通 大 學 電機學院 電機與控制學程 碩 士 論 文 一個應用於Class D的轉換器 A Design of Delta-Sigma Converter Applies to Class D 研 究 生：指導教授： 博士 中 華 民 國 年 月 設計一個應用於Class D的轉換器A Design of Delta-Sigma Converter Applies to Class D 研 究 生： Student：-X X 指導教授： 博士 Advisor：-X X 國 立 交 通 大 學 電機學院 電機與控制學程 碩 士 論 文 A Thesis Submitted to College of Electrical and Computer Engineering National Chiao Tung University in partial Fulfillment of the Requirements for the Degree of Master of Science in Electrical and Control Engineering June xxxx Hsinchu, Taiwan, Republic of China 中華民國年月一個應用於Class D的轉換器 學生： 指導教授：陳科宏 博士國立交通大學 電機學院 電機與控制學程 碩士班 摘 要 本論文主要是設計一個應用於Class D的轉換器，內部包含一個升頻濾波器以及一個五階三角積分調變器，其整體系統的輸入訊號取樣頻率為8K Hz，訊號頻寬為4KHz。升頻濾波器的功能為提昇輸入取樣頻率和衰減升頻後產生的映像(image)，它是由多級升頻濾波器串接而成，其中包含兩級的FIR與一級的CIC濾波器三角積分調變器的功能主要是可以將輸入訊號調變成數位訊號，signal to noise ratio)。整個系統主要以Verilog硬體描述語言實現電路，最後以FPGA驗證，取樣率(oversampling ratio)為6預期未來能將其輸出級直接驅動H bridge，以實現高效率、高效能的D類放大器。 A Design of Delta-Sigma Converter Applies to Class D student：Po-Chang Chen Advisors：Dr. Ke-Horng Chen Degree Program of Electrical and Computer Engineering National Chiao Tung University ABSTRACT This thesis proposes a design of delta-sigma for application of class D, which consists of an interpolator filter (IF) and a fifth-order delta-sigma modulation (DSM). The system input is 16-bit with a 1-bit ouput. The sampling rate is 8 KHz with one 4 KHz signal bandwidth. The interpolator filter, which is used to eliminate the unwanted upsampling image, contains two cascaded finite-impulse-response (FIR) and 1-stage CIC filter. The DSM is a method to encode input signals into digital signals and to provide high signal to noise ratio (SNR) for output signals. The test circuit is designed and implemented by Verilog and FPGA, respectively. The experimental SNR is higher than 96dB when the oversampling ratio (OSR) is 64, the output of high resolution will be able to drive the H-bridge in the future, and realize a class D amplifier with hi