第2章计算机系统的结构组成与工作原理祥解.ppt

计算机执行C语言程序实现1+2求和功能 生成可执行程序过程 分析问题并得到解决方法 编写源代码（sum.c，保存在硬盘上) 编译、链接得到可执行程序(sum.exe ，保存在硬盘上) 可执行文件(sum.exe)格式解析 数据段（程序中定义的变量） 代码段（程序中的可执行语句） 计算机执行程序过程 可执行程序从硬盘加载到内存（加载方式：操作系统或硬件加载）：变量加载到数据段，可执行语句加载到代码段，并把程序计数器（PC）初始化为代码段的首地址 CPU根据当前PC值从内存读取一条指令到CPU内部，并更新PC = PC + N(N为一条指令的长度） 分析该指令功能 执行该指令功能，然后跳转到步骤b)，直到程序最后一条指令 计算机系统层次结构 （P31、P39） 现代计算机是软件、硬件和网络组件的复杂综合体，其基本功能包括信息的存储、处理和交换 计算机功能通过软件实现还是硬件实现，取决于所需的速度、灵活性、成本、可靠性、更新频率等因素 软件实现：灵活，硬件简单，成本低，但是速度慢 硬件实现：速度快，灵活性差，硬件复杂，成本高 软硬件的逻辑等价性可以表现为：硬件软化（如RISC思想）、软件硬化（如CISC思想）、固件化（如微程序）技术 （同三种IP核对照理解） ； 计算机划分层次的好处（P31） C语言程序涉及的计算机部件 输入设备 （scanf） 输出设备 （printf） 运算器 （c = a + b ) 存储器 (存放a, b, c的值和执行代码) 控制器 (协调和控制前述四个部件的工作) ENIAC和EDSAC的异同 早期的计算机结构（无总线） 3-8译码器 CPU读写存储器步骤 存储器的读写是相对于CPU来说的，CPU从存储器取数据为读，CPU把数据放入存储器为写 CPU读存储器步骤 CPU把需要读数据的存储单元地址放到地址锁存器（地址总线） 存储器对地址译码后产生相应的存储单元选通信号 CPU发出存储器读控制信号，存储器在读信号的作用下读出存储单元内容到数据缓冲器 CPU在规定的存储器读时间内从数据缓冲器(数据总线)上取数据 CPU写存储器步骤 CPU把需要写数据的存储单元地址放到地址锁存器（地址总线） 存储器对地址译码后产生相应的存储单元选通信号 CPU数据放到数据缓冲器(数据总线) CPU发出存储器写控制信号，存储器在写信号的作用下将数据缓冲器中的内容写入选定的单元 计算机完成计算的过程分析 目的：计算0x5C和0x2E之和 编写汇编程序代码, 关键代码如下： MOV ACC，5CH ; ACC = 5CH, ACC 为CPU内部的寄存器 ADD ACC ， ACC, 2EH ; ACC = ACC + 2EH 编译、链接后得到的可执行代码(二进制位串) 运行(把保存在硬盘上的可执行文件调入内存，并把程序指令在内存的开始位置赋值给CPU中的PC寄存器) 以后的计算工作就交给CPU（指令驱动） 输入输出管理方式 * * / 50 从上至下看，输入/输出方式的改进逐渐把CPU从输入/输出的管理工作中解放出来，提高了系统响应时间 2.3.2 计算机体系结构的演进：并行处理技术 并行处理技术实现多个处理器或处理器模块的并行性，其基本思想包括时间重叠、资源重复和资源共享 并行性是指计算机在同一时刻或同一时间间隔内 进行多种运算或操作，它包括同时性和并发性。 指令级并行技术ISP 流水线、超标量、超长指令字 系统级并行技术SLP 多处理器（多机/多核）、多磁盘 线程级并行技术TLP 同时多线程SMT 电路级并行技术CLP 组相联cache、先行进位加法器 四级流水线CPU的操作 (1)取指令级 将待执行指令的地址发送到指令存储器，并等待此指令返回。 (2)指令译码级 指令译码并从寄存器中取出所需的源操作数。 (3)指令执行级 执行运算，并将其结果送至下一阶段 (4)数据回写级 将数据写回到寄存器或者数据存储器，或在决定分支跳转时写入地址寄存器给出下一个指令的地址。 指令时空图（一个周期执行一个步骤） 串行顺序执行 4级流水线执行 流水线满载 串行顺序执行：大部分硬件都处于空闲状态 指令流水线：所有硬件都处于工作状态 计算机流水线技术 从硬件上看,通过分割逻辑,插入缓冲寄存器(流水线Reg)来构建流水线 * * / 50 超标量CPU的体系结构 超标量技术：可在一个时钟周期内对多条指令进行并行处理，使CPI小于1； 特点：处理器中有两个或两个以上的相同的功能部件； 要求操作数之间必须没有相关性； 整数指令 浮点指令 *