第六章输入输出接口技术新祥解.ppt

I/O接口需要解决的问题 速度匹配问题 CPU的速度很高； 外设的速度有高有低，而且不同的外设速度差异甚大。 信号电平和驱动能力问题 CPU的信号都是TTL电平（0-5V），而且提供功率很小； 外设需要的电平要比这个范围宽得多，需要的驱动功率也较大。 信号形式匹配问题 CPU只能处理数字信号； 外设的信号形式多种多样，有数字量、开关量、模拟量（电流、电压频率、相位），甚至还有非电量，如压力、流量、温度、速度等。 信号格式匹配问题 CPU系统总线上传送的四8、16或32位并行二进制数据； 外设使用的信号形式信息格式各不相同，有的是数字量或开关量、有的是模拟量；有的外设采用电流，有的采用电压；有的外设采用并行数据，有的采用串行数据 时序匹配问题 CPU的各种操作都是在统一的时钟信号作用下完成的，各种操作都有自己的总线周期； 各种外设有自己的定时和控制逻辑，大都与CPU时序不一致。 因此，CPU与外设之间不能通过系统总线相连，必须设置专门的I/O接口电路来解决。 I/O接口的功能 I/O地址译码和设备选择。 所有外设通过I/O接口挂接在系统总线上，在同一时刻，总线只允许一个外设与CPU进行数据传送。因此，只有通过地址译码选中的I/O接口允许与总线相通，而未选中的I/O接口呈现高阻状态，与总线隔离。 数据的输入输出。 通过I/O接口，CPU可以从外设输入各种信息，也可将结果输出到外设。 CPU可以控制I/O接口的工作（向I/O接口写入命令），还可随时监测与管理I/O接口和外设的状态。 可以通过I/O接口向CPU发出申请。 命令、数据与状态的缓冲与锁存 缓冲与锁存解决CPU与外设之间速度不匹配的问题 数据的缓冲与锁存 命令（CPU 外设），状态（外设） 实现CPU与外设之间的信息交换的同步。 信息转换 信息格式转换：并行数据、数字量 电平转换：TTL电平与其他电平的转换 码制的转换：并行、串行 传送管理和联络控制 CPU：命令和控制信号、定时信号，对外设控制和管理。 外设：工作状态，应答信号，以握手联络信号来保证主机与外设同步。 I/O端口的编址方式 存储器映射编址（I/O端口与内存储器统一编址） 把每一个I/O端口都看作一个存储单元看待，I/O端口和存储器单元在同一个地址空间中编址。 通常是在整个地址空间中划分出一小块连续的地址分配给I/O端口。被I/O端口占用了的地址，存储器不能再使用。 I/O控制信号可与存储器的控制信号共用。 用访问内存的方法来访问I/O端口，指令种类多，寻址方式多样。 该编址方式为访问外设带来了很大的灵活性，不需要专门的I/O指令。 外设占用了一部分地址空间，减少了内存可用的地址范围，对内存容量有潜在的影响。 从指令上不易区分当前操作是对内存还是对外设操作。 方式1 ---选通输入输出方式 数据的输入、输出必须在联络handshaking信号控制下完成。 选通输入方式 有关信号 选通输入方式下的时序及其工作过程 选通输出方式 有关信号 选通输出方式下的时序及其工作过程 选通输入方式下有关信号 ? /STB：来自外部设备，有效时将外设送如8255引脚的数据置入其输入锁存器 IBF：8255A送给外设的应答信号， 有效时，表示输入缓冲器已满，CPU尚未读取上次输入的数据。无效时，表示该输入缓冲器空，通知外设可以向8255输入缓冲器送新的数据。 INTR：在IBF、/STB、INTE都为高时，即在外设向输入缓冲器送入一个新的数据后，8255就会向CPU发出中断请求信号，要求CPU将此数据取走。 INTE：中断允许信号。 用于控制其I/O端口是否能向CPU发出INTR信号由内部的中断控制触发器发出的允许中断或屏蔽中断的信号。INTE＝l，允许A口或B口向CPU申请中断，INTE＝0，禁止A口或B口向CPU申请中断。 INTE没有外部引出端，它是由软件对C口某一特定位的置1/清0操作来实现。INTEA---PC4，INTEB---PC2。 *在方式1时，PC4和PC2的置位／复位操作分别用于控制A口和B口的中断允许信号，这是8255A的内部操作，这一操作对PC4和PC2引脚用于A口和B口的数据选通输入和的状态没有任何影响。 PC4和PC2引脚上出现的高、低电平并不会改变中断允许的状态。 方式 1 输入时序 从外设输入 PA 7 ~PA 0 （ PB 7 ~PB 0 ） STB RD IBF INTR tPH tSI T tSIB tST tPS tRIB tRIT 1 2 3 4 5 1、当外设把一个数据送到端口数据线，就向8255发出负脉冲选通信号STB，外设的输入数据锁存到8255的输入锁存器中。 2、选通信号发出后，经t