数字电子时钟实验.docVIP

数字电子钟的设计 一、目的1、学会综合运用常用电路单元设计数字系统 2、学会组装技术数字钟的功能扩展电路的设计 分、秒计数器（图2） 图2 分、秒计数器为60进制计数器。实现此模数的计数器是由两片中规模集成计数器74LS192构成。将其中一片（以下都称片1）74LS192计数器的进位输出端CO`接到另一片（以下都称片2）74LS90的进位输入端CPU，如此，两片计数器最大的即可实现100进制的计数器。接下来，利用74LS9192的“反馈置零”的方法实现60进制。74LS192属于异步清零，所以计数器输出“2QD2QC2QB2QA、1QD1QC1QB1QA=0110、0000时,通过置数脉冲使计数器清零,也就是此时2QC,2QB发出置数脉冲送至清零端CR使计数器清零. 3、 时计数器（图3） 图3 时计数器是1至12加法计数的特殊12进制计数器。实现此模数的计数器是由两片中规模集成计数器74LS192构成。同分、秒计数器一样,先将两片计数器74LS192连接成100进制的加法计数器,当计数器状态为2QD2QC2QB2QA、1QD1QC1QB1QA=0001、0011时,要求计数器归1.通过2QA、1QB、1QA（即13时）送出的置数脉冲使两片计数器归1,这样就构成了12进制计数器。 4、实现进位（图4） 将秒计数器的60进制进位端CO`连接到分计数器的CPU端,将分计数器的60进制进位端CO`连接到时计数器的CPU端,即可实现秒计数器的脉冲打入分显示器,分计数器的脉冲打入时显示器.可达到进位的目的. 图4 五、译码显示电路 本实验直接使用实验装置上译码和数码显示一体的LED显示器。 六、校时电路(图5) 图5 2选1校时选择器 当数字钟走时出现误差时，就需要校准时间。校准的方法很多，本实验采用“快速校时法”。 校时：与非门构成RS触发器用以去开关抖动，当S拨到S1时2HZ脉冲到达分、秒计数模块，参考图4，进行快速的校时，当S拨到S2时，低一级进位信号作为本级计数脉冲，进入正常的计时功能。 七、报时电路（图6） 图6 数字钟整点报时是最基本的功能之一。在离整点差10秒时，每隔一秒鸣叫一次，每次持续时间为一秒，共响5次，前4次为低音500Hz，最后一声为高音1000Hz。整点报时电路如图6所示。 整点报时电路主要由控制门电路和音响电路两部分组成。 1、控制门电路部分： 由8个与非门组成。由上图可以看出： 当分十位为5（即QCQA=11）、分个位为9（即QDQA=11）、秒十位为5（即QCQA=11）时，秒个位为（1、3、5、7、9）时发出控制信号。数字钟电路在59分51秒、53秒、55秒、59秒时各鸣叫一次。 QD4QC4QB4QA4=0101（分十位） QD3QC3QB3QA3=1001（分个位） QD2QC2QB2QA2=0101（秒十位） QD1QC1QB1QA1=0001（51秒） QD1QC1QB1QA1=0011（53秒） QD1QC1QB1QA1=0101（55秒） QD1QC1QB1QA1=0111（57秒） 并根据需要，前四声为低，则接如500Hz的脉冲信号，当计数器达到59分59秒时，QD1QC1QB1QA1=1001（59秒），第5次鸣叫，为高音，则接入1KHz的脉冲信号即可。 2、音响电路 音响电路采用射极输出器，推动8欧母的喇叭，三极管基极串接50限流电阻，是为了防止电流过大损坏喇叭。 六、总电路 七、调试 1、振荡器的安装和调试 按图1电路在实验箱上连线。接上示波器，观察波形可知道振荡器安装是否正确。 其波形如图所示： 2、计数器的安装与调试 按图2，图3电路在实验装置上连线。连线顺序为秒计数器，分计数器，时计数器。接好线路后，将秒计数器，分计数器，时计数器的CPU 端连接至1HZ脉冲、秒计数器进位端，分计数器进位端上检验所接电路是否为正确的。 3、译码显示电路的安装与调试 按图4电路在数字电路实验箱上连线。按已接好的脉冲调试，看看所接电路是否正确。 4、校时电路的安装和调试 按图3和图5所示的电路图在数字实验装置上连线。一级一级调试，看看所接电路是否正确。 5、整点报时电路的安装和调试 按图6在数字实验箱上连线。报时电路发出的声响是59分1秒至59分60秒之间，59分的状态是不变的。观察计数器CP信号的作用下，喇叭发出声响的情况。 七、实验心得 通过一个一天半的努力，我同我的队友完成而来完成了设计，仿真的工作并在试验台上进行搭接并进行实验，实验成功。在设计过程中我们将六十进制模块、十二进制模块、校时脉冲模块、报时电路模块逐一进行仿真最后在整合在一起成总的电路进行仿真仿真成功。在实物搭接电路的时候我们仍按模块逐一测试最后搭接在