数字电路上机实验报告(ALU).docVIP

数字电路上机实验报告 一、实验名称：ALU设计 二、实验要求：完成加、减、乘、 指令：C:001 功能: A+B 指令：C:010 功能: A-B 指令：C:011 功能: A*B (unsigned) 指令: C:100 功能: 移位 B(3): “1”：左移 ; “ 0”：右移 B(2..0) ：循环移位位数 指令: C:101 功能：逻辑操作：XX = A(3)B(3) XX：00 A的低三位 B的低三位做与 XX：01 A的低三位 B的低三位做或 XX：10 A的低三位 B的低三位做异或 XX：11 A的低三位 B的低三位做非 加法器要求：要求：1.在行波进位加法器中加入一级流水线； 2.寄存器输出； 3.四位加法器为防止溢出，需进行符号位扩展； 4.输入输出均为符号数 三、实验原理 ALU由一个输入输出寄存器、控制器、运算单元等组成。其中输入输出寄存器主要用于消除信号毛刺，提高ALU运算准确性，控制器给出指令及操作数给运算单元进行要求的不同运算。 四、方案设计及模块仿真 1.加减法器： 它有两个四位信号输入端、加减操作控制端、时钟、复位、使能信号端、以及八位输出端。此模块由en信号控制，当en为1是模块工作；两个操作数由op端信号控制做加法或减法运算。其中加法为加入一级流水的行波进位： 减法为对b操作数做取2的补码操作再与a数相加。 仿真如图： 2.乘法器： 乘法运算先用b的每一位与a作乘(and)操作，然后对四个四位数进行移位相加操作，在此用超前进位加法器完成，部分代码如下： 仿真如图： 3.逻辑运算： 按照要求先对a、b数的首位进行判断，然后对a进行相应操作，部分VHDL代码： 仿真如图： 4.移位模块： 对输入的b的首位进行判断左移或右移，然后根据b的后三位判断移位位数，部分代码如下： 仿真如图： 5.控制模块： 将设计好的四个模块级联起来，图中白线框内自上而下是：加减法器、乘法器、循环移位单元、逻辑运算单元，输入输出级都加入了D触发器。 仿真如图： 五、实验总结 ALU是一个综合了时序和逻辑的单元，尽管有了红绿灯和FIR的基础设计起来还是有些困难，这次设计主要问题在于包含了D触发器的运用，在设计时也出现了很多相关的问题。其次是某些模块的实现方法不太合理，没做优化，使得它可能会占用过多空间和时间的资源。从仿真结果来看基本可以达到要求，即输入信号进入系统后，运算结果经过三个周期从输出端口给出。