数字电路实验芯片引脚图.docVIP

数字电路实验 一、芯片引脚图 真值表： 输入管脚 输出管脚 S SCK SCLR RCK OE X X X X H QA—QH 输出高阻 X X X X L QA—QH 输出有效值 X X L X X 移位寄存器清零 L 上沿 H X X 移位寄存器存储L H 上沿 H X X 移位寄存器存储H X 下沿 H X X 移位寄存器状态保持 X X X 上沿 X 输出存储器锁存移位寄存器中的状态值 X X X 下沿 X 输出存储器状态保持 二、组合逻辑电路实验设计题 1．举重比赛有3个裁判，一个主裁判A和两个辅裁判B和C，杠铃完全举上的裁决由每个裁判按下自己的按键来决定。当3个裁判判为成功或两个裁判（其中一个为主裁判）判为成功则成功绿色指示灯亮，否则红色指示灯亮。试用74LS151设计此逻辑电路。 2．设输入数据为4位二进制数，当该数据能被3整除时绿色指示灯亮，否则红色指示灯亮。试用74LS151设计此逻辑电路。 3．设输入数据为4位二进制数，当该数据能被5整除时绿色指示灯亮，否则红色指示灯亮。试用74LS151设计此逻辑电路。 4．试设计一个四人表决器，当四个人中有3个人或4个人赞成时绿灯亮表示建议被通过，否则红灯亮表示建议被否决。试用74LS151设计此逻辑电路。 5．设输入数据为4位二进制数，设计由此二进制数决定的偶校验逻辑电路，即当此二进制数中有偶数个1时绿色指示灯亮，否则红色指示灯亮。试用74LS151设计此逻辑电路。。 6．某楼道住着AB、C、D 四户人家，楼道顶上有一盏路灯。请设计一个控制电路，要求A、B、C、D 都能在自己的家中独立地控制这盏路灯。试用74LS151设计此逻辑电路。 7．用74LS1实现B；当S1S0=11时，Y=。试用74LS151设计此逻辑电路。 8．试用片74LS1实现。1．用十进制计数－译码器CC4017设计一个8盏灯的流水灯电路。 2．用74LS161设计一个12进制的加1计数器。其代码转换图为：0000→0001→0010→…→1011循环。每循环一次产生一个进位脉冲。 3．用74LS161设计一个12进制的加1计数器。其代码转换图为：0100→0101→0110→…→1111循环。每循环一次产生一个进位脉冲。 4．用74LS161设计一个10进制的加1计数器。其代码转换图为：0000→0001→0010→…→1001循环。每循环一次产生一个进位脉冲。 5．用74LS161设计一个12进制的加1计数器。其代码转换图为：0110→0111→1000→…→1111循环。每循环一次产生一个进位脉冲。 6．用74LS161设计一个9进制的加1计数器。其代码转换图为：0000→0001→0010→…→1000循环。每循环一次产生一个进位脉冲。 7．用74LS161设计一个9进制的加1计数器。其代码转换图为：0111→1000→1001→…→1111循环。每循环一次产生一个进位脉冲。 8．用两片74LS161设计一个72进制的加1计数器。其代码转换图为00000001…环。每循环一次产生一个进位脉冲。 9．用两片74LS161设计一个132进制的加1计数器00000001…→1000100循环。每循环一次产生一个进位脉冲。 10．用两片74LS161设计一个加1计数器。其代码转换图为00110110…环。每循环一次产生一个进位脉冲。 11．用两片74LS161设计一个加1计数器。其代码转换图为11000111…环。每循环一次产生一个进位脉冲。 12．用74LS151和74LS161设计一个序列信号发生器，当输入周期脉冲信号时循环输出序列信 13．用74LS151和74LS161设计一个序列信号发生器，当输入周期脉冲信号时循环输出序列信号1010011。 14．用74LS151和74LS161设计一个序列信号发生器，当输入周期脉冲信号时循环输出序列信号110010。 15．用74LS151和74LS161设计一个序列信号发生器，当输入周期脉冲信号时循环输出序列信号10101。 16．用优先编码器74LS148和同步加1计数器74LS161设计任意进制计数器电路。 17．用优先编码器74LS148和同步加1计数器74LS161设计一个可控分频器。 四、VHDL语言编程 1