数字逻辑实验箱指导书第3版.doc

数字电路使用手册 1. 信号源： 面板上有六个频率输出点，分别为1MHz、100KHz、 10KHz、1KHz、10Hz、1HZ可用作信号源。 2. 指示灯： L0—L11十二个指示灯可作为 输出指示，当输出为高电平时 红灯亮，当输出为低电平时绿 灯亮。 3. 数码管： 板上共有数码管六个，其对应的输入为 8421码的数据线，分别为Dx、Cx、Bx、 Ax下标分别对应六个数码管，数码管为 共阴极，对应的公共端为LEDx，将LEDx 接地对应的数码管点亮，用Dx、Cx、Bx、 Ax进行编码，得到从“0——F”的显示 4. 单脉冲： 板上有单脉冲输出端分别为P+、P-,当按下相 应按键时P+由低变高，P-由高变低。(见第1 图左右两侧) 5. 电源：除+5v电源外，在箱子的正上方有两个 可调电源输出端口。分别在+5~+15及-5~-15范围 内可调。 6. 开关： 在箱子的右下方有k0—k11十二个拨动开关。 拨下输出低电平，拨上输出高电平。 (ELL-3数字逻辑实验箱面板图见下页) 实验一 集成逻辑电路的连接和驱动 一、实验目的 1．掌握TTL、CMOS集成电路输入电路与输出电路的性质。 2．掌握集成逻辑电路相互衔接时应遵守的规则和实际衔接方法。 二、实验原理 1．TTL电路输入输出电路性质 当输入端为高电平时，输入电流是反向二极管的漏电流，电流极小。其方向是从外部流入输入端。 当输入端处于低电平时，电流由电源Vcc经内部电路流出输入端，电流较大，当与上一级电路衔接时，将决定上级电路应具有的负载能力。高电平输出电压在负载不大时为3.5V左右。低电平输出时，允许后级电路灌入电流，随着灌入电流的增加，输出低电平将升高，一级LS系列TTL电路允许灌入8mA电流，即可吸收后级20个LS系列标准门的灌入电流。最大允许低电平输出电压为0.4V。 2．CMOS电路输入输出电路性质 一般CC系列的输入阻抗可高达1010Ω，输入电容在5pf以下，输入高电平通常要求在3.5V以上，输入低电平通常为1.5V以下。因CMOS电路的输出结构具有对称性，故对高低电平具有相同的输出能力，负载能力较小，仅可驱动少量的CMOS电路。当输出端负载很轻时，输出高电平将十分接近电源电压；输出低电平时将十分接近地电位。 在高速CMOS电路54／74HC系列中的一个子系列54／74HCT，其输入电平与TTL电路完全相同，因此在相互取代时，不需考虑电平的匹配问题。 3. 集成逻辑电路的衔接 在实际的数字电路系统中总是将一定数量的集成逻辑电路按需要前后连接起来。这时，前级电路的输出将与后级电路的输入相连并驱动后级电路工作。这就存在着电平的配合和负载能力这两个需要妥善解决的向题。可用下列几个表达式来说明连接时所要满足的条件 VOH(前级)＞ViH(后级) VOL(前级)＜ViL(后级) IOH(前级)＞n×IiH(后级) IOL(前级)＞n×IiL(后级) n为后级门的数目 (1)TTL与TTL的连接 TTL集成逻辑电路的所有系别，由于电路结构形式相同，电平配合比较方便，不需要外接元件可直接连接，主要的限制是受低电平时负载能力的限制。表1—1列出了74系列TTL电路的扇出系数。 表1—1 74LS00 74ALS00 7400 74L00 74S00 74LS00 20 40 5 40 5 74ALS00 20 40 5 40 5 7400 40 80 10 40 10 74L00 10 20 2 20 1 74S00 50 100 12 100 12 (2) TTL驱动CMOS电路 TTL电路驱动CMOS电路时，由于CMOS电路的输入阻抗高，故此驱动电流一般不会受到限制，但在电平配合问题上，低电平是可以的，高电平时有困难，因为TTL电路在满载时，输出高电平通常低于CMOS电路对输入高电平的要求，因此为保证TTL输出高电平时，后级的CMOS电路能可靠工作，通常要外接一个提拉电阻R，如图1—1所示，使输出高电平达到3.5V以上，R的取值为2一6.2K较合适，这时TTL后级的CMOS电路的数目实际上是没有什么限制的。 图1—1 TTL电路驱动CMOS电路 (3)CMOS驱动TTL电路 CMOS的输出电平能满足TTL对输入电平的要求，而驱动电流将受限制，主要是低电平时的负载能力。表1—2列出了一般CMOS电路驱动TTL电路时的扇出系数，从表中可见，除了74HC系列外的其它CMOS电路驱动TTL的能力都较低。 表1—2 LS-TTL L-TTL TTL ASL-TTL CD4001B系列 1 2 0 2 MC14001B系