- 1、本文档共12页,可阅读全部内容。
- 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
数字逻辑系计报告模版2013年 (自动保存的).doc
JIU JIANG UNIVERSITY
数字逻辑系统课程设计
题 目 交通控制器的设计与分析
专 业 电子信息工程
班 级 电子工程学院
姓 名 童远亮
年 级 二零一一级
指导教师 盛健
二零一三年十二月目 录
1、摘 要……………………………………………………………………… …2
2、系统设计要求 2
3、总体设计方案 3
3.1.状态设置……………………………………………………………… ……3
3.2.系统框图 3
a.系统总框图 3
b.系统状态转换框图 4
4、单元电路设计 4
1.交通控制器的内部结构原理图……………………………………………….5
2.交通控制器的仿真图………………………………………………………….5
5、系统设计程序……………………………………………………………….....…5
6、设计总结.................................................................................................................11
7、参考文献 11
摘 要
随着世界范围内城市化和机动化进程的加快,城市交通越来越成为一个全球化的问题。城市交通基础设施供给滞后于高速机动化增长需求,道路堵塞日趋加重,交通事故频繁,环境污染加剧等问题普遍存在。目前,全国大中城市普遍存在着道路拥挤、车辆堵塞、交通秩序混乱的现象,交通事故频发,这给人民的生命财产安全带来了极大的损失。如何解决城市交通问题已成为全社会关注的焦点和大众的迫切呼声。CPLD/FPGA来实现,经分析设计要求,拟定整个系统由9个单元电路组成。
关键词:交通灯 FPGA
2.系统设计要求
系统设计要求:设计一个由两干道的汇合点形成的十字交叉路口的交通灯控制器,具体要求如下:
(1) 干道各设有一个绿、黄、红指示灯,两个显示数码管。
(2) 一干道处于常允许通行状态,而另一干道禁止通行。
(3)干道每次放行25 s,禁止放行30s,在一干道禁止放行30s显示红灯时,另一干道显示25s的绿灯后,变成5s的黄灯,让后两灯同步黄灯变红灯,红灯变绿灯,并进行减计时显示。
红绿灯交通信号系统外观示意图如图1所示。
3、 总体方案的设计
3. 1一个干道2个数码管进行倒计时,3个灯红绿黄相互转换,十字交叉路口就是4个数码管,6个灯,编写出3个模块进行控制。
3.2系统图
4、单元电路设计
4.1 交通控制器内部逻辑结构原理图
交通控制器拟由单片的CPLD/FPGA来实现,经分析设计要求,拟定整个系统由9个单元电路组成,如图所示。
4.2 交通控制器的仿真图
5、系统设计程序
5.1 倒计时模块
Count_25.vhd
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
entity count_25 is
port ( clock:in std_logic;
a_shi:out std_logic_vector(3 downto 0); --输入的数据
a_ge:out std_logic_vector(3 downto 0);
a_shi2:out std_logic_vector(3 downto 0); --输入的数据
a_ge2:out std_logic_vector(3 downto 0);
flag4:out std_logic_vector(2 downto 0);
flag5:out std_logic_vector(2 downto 0)
);
end;
architecture bhv of count_25 is
signal dis_shi: std_logic_vector(3 downto 0):=0010;
signal dis_ge: std_logic_vector(3 downto 0):=0100;
signal dis_shi2:std_logic_vector(3 downto 0):=0010;
signal dis_ge2: std_logic_vector(3 downto 0):=1001;
signal flag1: std_logic;
signal flag2: std_logic_ve
文档评论(0)