集成电路的基本制造工艺资料.ppt

* 光刻接触孔 光刻6，刻接触孔掩膜版 P+ N+ N阱 * 刻铝 光刻7，刻Al掩膜版 Al N阱 * 刻铝 VDD Vo VSS N阱 * 光刻8，刻压焊孔掩膜版 钝化层 N阱 * 3、去除SiO2，长薄氧，长Si3N4 图1.12 (c) N-Si P- Si3N4 * 4、光II---有源区光刻 N-Si P- Si3N4 图1.12 (d) Si3N4 * 5、光III---N管场区光刻，N管场区注入，以提高场开启，减少闩锁效应及改善阱的接触。 光刻胶 N-Si P- B+ 图1.12 (e) * 6、长场氧，漂去SiO2 及Si3N4，然后长栅氧化层。 N-Si P- 图1.12 (f) SiO2 * 7、光Ⅳ---p管场区光刻（用光I的负版），p管场区注入， 调节PMOS管的开启电压，然后生长多晶硅。 N-Si P- B+ 图1.12 (g) 光刻胶 SiO2 * 8、光Ⅴ---多晶硅光刻，形成多晶硅栅及多晶硅电阻 多晶硅 N-Si P- 图1.12 (h) 多晶硅 SiO2 * 9、光Ⅵ---P+区光刻，P+区注入。形成PMOS管的源、漏区及P+保护环。 图1.12 (i) N-Si P- B+ 光刻胶 多晶硅 P+区 * 10、光Ⅶ---N管场区光刻，N管场区注入，形成NMOS的源、漏区及N+保护环。 光刻胶 N-Si P- As 图1.12 (j) P+区 N+区 * 11、长PSG（磷硅玻璃）。 PSG N-Si P+ P- P+ N+ N+ 图1.12 (k) * 12、光刻Ⅷ---引线孔光刻。PGS回流。 PSG N-Si P+ P- P+ N+ N+ 图1.12 (l) * 13、光刻Ⅸ---引线孔光刻（反刻AL）。 光刻Ⅹ---压焊块光刻。 PSG N-Si P+ P- P+ N+ N+ VDD IN OUT P N S D D S 图1.12 (m) IN OUT * 2. N阱硅栅CMOS工艺 (a) 衬底材料 P-Si (b) 光刻1，刻P-阱， 注磷，再推进 形成P-阱。 图1.13 * (c) 光刻2，确定有源区， 生长场氧化层 (d) 生长栅氧、淀积多晶硅， 光刻3，刻多晶硅栅 * (e) 光刻4，硼注入，形成 PMOS管源、漏区，淀积 CVD氧化层 (f) 光刻5，磷注入，形成 NMOS管源、漏区 * (g)光刻6，刻接触孔 (h)光刻7，刻铝引线 * 3. 双阱硅栅CMOS工艺 图1.14 * 简化N阱硅栅CMOS工艺演示 * 氧化层生长 光刻1，刻N阱掩膜版 氧化层 P-SUB * 曝光 光刻1，刻N阱掩膜版 光刻胶 掩膜版 * 氧化层的刻蚀 光刻1，刻N阱掩膜版 * N阱注入 光刻1，刻N阱掩膜版 * 形成N阱 N阱 P-SUB * 氮化硅的刻蚀 光刻2，刻有源区掩膜版 二氧化硅 掩膜版 N阱 * 场氧的生长 光刻2，刻有源区掩膜版 二氧化硅 氮化硅 掩膜版 N阱 * 去除氮化硅 光刻3，刻多晶硅掩膜版 FOX N阱 * 重新生长二氧化硅（栅氧） 光刻3，刻多晶硅掩膜版 栅氧 场氧 N阱 * 生长多晶硅 光刻3，刻多晶硅掩膜版 多晶硅 N阱 * 刻蚀多晶硅 光刻3，刻多晶硅掩膜版 掩膜版 N阱 * 刻蚀多晶硅 光刻3，刻多晶硅掩膜版 多晶硅 N阱 * P+离子注入 光刻4，刻P+离子注入掩膜版 掩膜版 P+ N阱 * N+离子注入 光刻5，刻N+离子注入掩膜版 N+ N阱 * 生长磷硅玻璃PSG PSG N阱 * * * 双极集成电路中元件的形成过程和元件结构 由典型的PN结隔离的掺金TTL电路工艺制作的集成电路中的晶体管的剖面图如图1所示，它基本上由表面图形(由光刻掩模决定)和杂质浓度分布决定。下面结合主要工艺流程来介绍双极型集成电路中元器件的形成过程及其结构。 AL SiO2 B P P+ P-SUB N+ E C N+-BL N-epi P+ 图1 .2 典型数字集成电路中NPN晶体管剖面图 * 典型的PN结隔离的掺金TTL电路工艺流程图 一次氧化 衬底制备 隐埋层扩散 外延淀积 热氧化 隔离光刻 隔离扩散 再氧化 基区扩散 再分布及氧化 发射区光刻 背面掺金 发射区扩散 反刻铝 接触孔光刻 铝淀积 隐埋层光刻 基区光刻 再分布及氧化 铝合金 淀积钝化层 中测 压焊块光刻 掩膜1 掩膜2 掩膜3 掩膜4 掩膜5 掩膜6 掩膜7 图1.1 * 因为每次光刻后，氧化、扩散前都要进行化学清洗，所以总的工序约40道左右。在“典型的PN结隔离的掺金TTL电路工艺流程图”的图1.1 中只列出了主要的工序，没有列出化学清洗及中测以后的工序，如裂片、压焊、封装等后工序，但我们