第7章智能仪器的自检与抗干扰技术摘要.ppt

* * * * * * 2.数字信号地线 数字信号地线是数字信号的零电平公共线。 由于数字信号处于脉冲工作状态，动态脉冲电流在接地阻抗上产生的压降往往成为微弱模拟信号的干扰源，为了避免数字信号对模拟信号的干扰，数字信号地线、模拟信号地线应分别设置为宜，否则数字信号会严重干扰模拟信号的测量结果。 数字电路与模拟电路的接地分开设置， 并在模拟地的最后一级连接在一起 数字电路干扰模拟电路的接地改错 上图错误地将数字面板表的电源负极（有较大的数字脉冲电流）与被测电压（易受干扰的模拟信号）的负极在数字面板表的接插件上用一根地线连接到印制电路板上，就会使数字面板表的示值跳动不止。如果将数字电路的地线与模拟电路的地线分开设置就能有效地消除这种干扰。请指出地线的错误之处，并改正之。 数字电路干扰模拟电路的接地改错（续） 错误接法 正确接法 ★各种地线的处理原则 ●一点接地原则 （低频电路） 就是把多个接地点用导线把他们汇集到一点，再从这点接地，可以有效克服地电位差的影响。 P195 6-26/27 高频电路 采用多点接地原则（10MHz以上），地线上因为电感增加了地线阻抗，当地线长度等于1/4波长的奇数倍，地线变为天线，向外辐射噪声,应就近接地。 各种静电屏蔽 自制的屏蔽罩 通风屏蔽窗 各种静电屏蔽 开关电源采用带孔的屏蔽外壳，既可散热，又可防止电磁干扰外泄 ★电磁屏蔽 ie Φe ΦN 防止高频电磁场的影响，采用导电良好的金属材料作屏蔽层，利用高频电磁场在屏蔽金属内产生电涡流，由涡流产生的磁场抵消或减弱干扰磁场的作用。屏蔽层接地同时起到静电屏蔽的作用。 加屏蔽罩后的中频变压器 屏蔽通信车 屏蔽室 干扰信号无法穿透钢板屏蔽室 ★低频磁屏蔽 采用高导磁材料作屏蔽层，使低频干扰磁通限制在磁阻很小的磁屏蔽层内，防止其干扰作用；同时也防止外界干扰进入。 7.3.5　地线干扰的抑制 5) 电缆和接插件的屏蔽。① 高电平线和低电平线不要走同一条电缆。不得已时，高电平线应单独组合和屏蔽。同时要仔细选择低电平线的位置。② 高电平线和低电平线不要使用同一接插件。不得已时，要将高低电平端子分立两端，中间留接高低电平引地线的备用端子。 ③ 设备上进出电缆的屏蔽应保持完整。电缆和屏蔽线也要经插件连接。两条以上屏蔽电缆共用一个插件时，每条电缆的屏蔽层都要用一个单独接线端子，以免电流在各屏蔽层 7.4　智能仪器软件抗干扰技术 7.4.1　CPU抗干扰技术7.4.2　输入/输出的抗干扰技术7.4.3　系统的恢复 7.4.1　CPU抗干扰技术 1. 程序运行监视系统(WDT: watch dog timer) 硬件主体： 用于产生定时周期T的计数 器，其输出接CPU复位线，其定时清零由CPU控制。 软件运行： 正常情况下，程序启动WDT后，即以T的间隔将计数器清零一次，这样定时溢出就不会发生。在受到干扰的异常情况下，CPU时序混乱，不能周期性地将WDT清零。这样当WDT定时溢出时其输出就可使CPU复位，CPU可摆脱因一时干扰而陷入的瘫痪状态。 软硬件结合的抗程序跑飞措施。 硬件： 555：多谐振荡器提供独立的时钟tc 74LS93：16进制计数器 微分电路：控制复位信号的宽度。 软件运行： 计数到第8tc时，输出复位信号。 程序定时清WDT的周期8tc 清零端常态低电平，清零时输出一个正脉冲 微分电路可防止CPU受干扰时将清零端固定为高电平，使WDT无法工作。 被动的抗干扰措施。只要WDT动作，正常进程即被破坏。 2. 掉电保护 软硬件结合的抗干扰措施。 掉电微机系统陷入混乱： 实时数据丢失 混乱的系统可能执行混乱的操作 掉电保护： 保护实时数据 及时关闭微机 掉电保护硬件： 电源电压监测、后备电池、低功耗RAM 电源电压监测输出接CPU中断线 原理：直流电源有较大的滤波电容，当电网电压降低时，直流电压逐步降低。一旦下降至某一阈值，电源电压检测电路发出掉电信息，引起中断响应。 软件： 掉电保护中断是取最高级 保护中断程序立即将现场重要参数送入由后备电池支持的RAM中保存，处理一些重要操作的安置，设置意外掉电关机标志，最后主动关闭CPU. 这些工作应在电压降至CPU不能正常工作的电压前完成。 图7-23　掉电保护电路 硬件： 通用芯片、二极管、电阻构成 稳压管VS电压监测电路提供比较基准 R1，R2分压取样，VrVw,输出为高。调整R1，R2可调整阈值 VD1,VD2隔离后备电源与工作电源 C增加CPU供电回路的时间常数。掉电发生时，C的能量提供给CPU使用，保证CPU有足够的时间运行保护程序 掉电保护： 掉电发生，电源电压下降，VrVw， 比较器输出为低，发出掉电信息，CPU响应中