- 1、本文档共52页,可阅读全部内容。
- 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
* * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * 7.4.4 通用串行总线USB—(1)性能与结构框架 7.4 串行接口与串行通信(SIO) 南京航空航天大学 电子信息工程学院 ?真正的“即插即用”(Plug and Play,PnP)特性,树形连接 三类通信速率:高速信令位传输速率480Mb/s、全速率12Mb/s、低速率 1.5Mb/s 图7-52 USB系统的拓扑结构 三种传送模式:同步、中断、大批等,对应多类装置 同步:采用NRZI编码方式使数据获得同步 电源:装置和Hub可从总线直接获得电源 系统组成:USB主机、设备、Hub和USB互连 第7章 微型机接口技术 DMA(Direct Memory Access): ?外部设备直接与计算机存储器进行数据交换的I/O方式 7.5 DMA控制器接口 南京航空航天大学 电子信息工程学院 数据的I/O操作不需要CPU执行指令,也不经过CPU的内部寄存器,而是由DMA控制器(DMAC)控制?利用系统的数据总线在外设和存储器之间进行顺序读出、写入操作?高传输速率 正常情况(CPU执行I/O指令):系统总线归CPU控制,DMA控制器作为普通接口芯片接受CPU的管理;需要时向CPU提出DMA请求(DREQ); DMAC过程: CPU响应请求后,将总线的控制权交给DMAC?根据数据传输的起始地址和长度,提供对存储器或I/O设备的读/写命令,每传输一个数据后自动修改地址和待传数据的长度。 数据传输完毕:发出DMA传送过程结束信号EOP,也可由外界输入EOP信号中止DMA过程,CPU收回总线管理 ?典型可编程DMAC Intel 8237A-5:4通道,64KB, 1.6MB/s 第7章 微型机接口技术 7.5.1 8237A芯片的基本功能和引脚特性 7.5 DMA控制器接口 南京航空航天大学 电子信息工程学院 图7-55 8237A芯片的内部结构 第7章 微型机接口技术 7.5.1 8237A芯片的基本功能和引脚特性 7.5 DMA控制器接口 南京航空航天大学 电子信息工程学院 4个独立的DMA通道:每个通道有16位基地址寄存器、16位字节计数寄存器、16位当前地址寄存器、16位当前字节计数寄存器、6位方式寄存器各1个 A3~A0:1) CPU的4位地址寻址8237A内部的不同寄存器(组);2)DMA传送时,输出存储单元或I/O端口地址的低4位+ A7~A4高4位 DREQ0~DREQ3:DMA请求信号。对应于4个独立通道,DREQ的有效电平可以通过编程来确定,优先级可以固定或旋转 DACK0~DACK3:对相应通道 DREQ请求的应答信号。 第7章 微型机接口技术 7.5.1 8237A芯片的基本功能和引脚特性 7.5 DMA控制器接口 南京航空航天大学 电子信息工程学院 AEN:地址使能信号,高电平有效,把锁存在外部锁存器中的高 8位地址送入系统的地址总线,同时禁止其他系统驱动器使用系统总线 /EOP:过程结束信号,双向;结束时输出,也可接收外部信号,强行结束 ADSTB:地址选通信号,高电平有效,把 DB7 ~DB0上输出的高8位地址信号锁存到外部锁存器中。 /IOR:双向、I/O读信号 /IOW:双向、I/O写信号 /MEMR:双向、存储器读信号 /MEMW:双向、存储器写信号 第7章 微型机接口技术 7.5.1 8237A芯片的基本功能和引脚特性 7.5 DMA控制器接口 南京航空航天大学 电子信息工程学院 * 地址总线AB 数据总线 ADB0-7 控制总线CB CPU i8237A ALE 第7章 微型机接口技术 7.5.2 8237A芯片内部寄存器与编程 7.5 DMA控制器接口
文档评论(0)