VLSI电路与系统chap1技术分析.ppt

CAD设计阶段的最终结果是记录在软磁盘或磁带上的一系列数据。 集成电路制造商根据这些数据就能制出一套掩模，用于选定的工艺线试制出电路样片。 制造商再根据用户提供的测试规范对样片进行检测并将结果通告用户。 用户在收到样片测试报告后，将硬件测试结果与原系统总体设计指标相比较，如果符合要求，就可准予批量投产。若样片结果不能令人满意则需要仔细检查问题出在哪里，如果原设计过程中有误，就得对原设计有关部分进行修改或全部重新设计。 表1—7列出了样片或产品制造阶段的任务 工艺选择-- VLSI中常见工艺特点 CMOS特点是功耗低、密度高，目前采用H_CMOS工艺，门时延已达0.Xns，是使用最为广泛的集成电路生产工艺。 ECL特点是速度极高、功耗大,需特殊冷却措施，在对速度有特别要求的地方，ECL仍是主要的制作工艺。 I2L功耗低，速度慢 TTL速度较高，功耗高 全定制设计方法 全定制设计方法有时亦称为全用户设计方法和用户设计方法。这种设计方法完全是由用户设计师根据所选定的生产工艺按自己的要求独立地进行集成电路产品设计，这样可以使所设计的电路具有尽可能高的工作速度，尽可能小的芯片面积和完全满意的封装。 全定制这种设计方法，一般也是利用标准单元或单元库进行设计。 这些单元的布置相连线都要用人工布置得尽可能紧凑，所以这种设计过程要花费大量的人力物力和时间。 检验和改正设计错误也是非常艰巨的工作。 全定制设计的产品必须有非常大的产量才能使每块芯片成本下降。通用的微处理器芯片等都是以全定制设计方法设计制造的。这是因为制造厂商在设计初期就预测到这些微处理器芯片需求量极大，从而希望它们有尽可能好的工作性能和最小芯片面积。 半定制设计方法 这种设计方法是厂商以给定的工艺将硅大圆片事先制成半成品。这种半成品有时称为母片。例如做成门阵列，这些电路通常在芯片上排列成矩阵形式，相互之间尚未实现电气连接。 电路设计师根据产品要求将半成品芯片上的电路完成恰当的互连以制成产品。门阵列设计方法中通常只需设计少数几张掩模来完成母片上的金属电气连接。 集成电路设计与制造过程示意图 逻辑元件库，元件版图库，设计规则库等 原始思想的表达 与全定制设计方法相比，半定制设计方法可以节省大虽时间和精力。 要开发ASIC产品用全定制设计方法太费时间或产品批量不大，用标准通用商品组件装配又不能满足要求，往往采用半定制设计方法。 ASIC的设计和生产周期大为缩短，用户可以很快得到所定制的芯片，从而使自己的产品迅速投放市场。一般5000门规模的芯片用门阵列方法可以只花半个月时间完成设计，半个月时间完成芯片的生产制造 性能提高、价格下降。例如1000个门的典型CMOS门阵列，售价约5美元。性能更好的标准单元电路产量亦增加很快，且新规格、新品种也不断涌现 计算机辅助设计系统，各式各样的工程设计工作站，无论在质量、数量上，发展极为迅速。各半导体生产厂家也为用户提供越来越方便的各种设计系统，以利用户从事ASIC设计 用户可编程逻辑设计方法 近二十年，可编程逻辑器件(CPLD, FPAG)有了巨大的发展，单芯片逻辑门容量已达到1000万门以上的量级。 设计过程与半定制方法无大的差异，但最后的电路制造不需送到工厂去，只要自行使用特定的芯片编程器即可完成。 相对于前两种方法而言，该方法的资金投入最小，制造周期最短，但量产时的单片成本最高。 适合于研究型、试验性项目使用，也可在小批量生产的产品中使用。 VLSI电路与系统 课程内容： 第一层次：集成电路工艺基础 第二层次：CMOS数字集成电路 第三层次：数字集成电路功能模块分析设计及运用 第四层次：数字集成电路系统设计基础 教材及教学参考 教材教参： 《数字集成电路-电路、系统与设计》电子工业出版社 《CMOS超大规模集成电路设计（第四版）》电子工业出版社 《现代VLSI设计-系统芯片设计》科学出版社 《超大规模集成电路与系统导论》 电子工业出版社 第一章 概论 超大规模集成电路(Very Large Scale Integrated Circuit，简写为VLSI)是泛指各类通用或面向专门用途而设计制造的集成电路． VLSI的设计涉及从电子系统到集成电路制造整个过程。 VLSI实现电子系统的同时隐含着知识的集成。 VLSI设计师应当具有逻辑抽象、电路技术、器件物理、加工工艺等方面的综合知识。 系统设计师(VLSI的用户)掌握了CAD工具的必要部分之后，可以在逻辑级以上的层次独立设计，以充分发挥他的知识优势和设计风格。 全新的集成电路生产和市场经营观念 VLSI生产者必须把产品的快周期开发放在首要位置，力求适时地将产品推入市场以取得优势。不能因执意追求最佳性能价格比