第5章集成触发器 数字电子技术4版课件.PPT

二、触发器的应用与分析举例 ★ 触发器由门电路构成，因此，门电路的应用 注意事项在这里多适用。例如，TTL 触发器的输 入端悬空相当于输入高电平，而 CMOS 触发器 的输入端不允许悬空。 应 用 注 意 ★ 实际工作中，应根据需要选定触发器的功能 和触发方式。例如：同步触发器通常只用于数据 锁存，构成计数器、移位寄存器时一般要用边沿 触发器。 Q2 Q1 1D 1D FF1 FF2 石英方波 振荡器 4MHz C1 C1 CP [例] 下图为分频器电路，设触发器初态为 0，试画出 Q1、Q2 的波形并求其频率。 CP 解： C1 CP fQ1 = fCP/2 = 2 MHz， fQ2 = fCP/4 = 1 MHz CP Q1 0 Q2 0 Q1 C1 对 CP 二分频 对 CP 四分频 两个 D 触发器均构成 CP 触发的计数触发器 [例] 　D触发器构成秒信号电路。 　经15级二分频 1 0 1 0 RD SD Q 1J SD C1 CP 1K R S RD CP 解： [例] 试对应输入波形画出下图电路的输出波形。 C1 CP SD S R RD Q 1 Qn+1 = JQn + KQn = Qn · Qn+Qn · Qn = Qn 当异步端无信号时，触发器将在 CP 时翻转。 RD和 SD为非有效电平 [例] 　多路公共照明控制电路。 [例] 　第一信号鉴别电路，又称抢答器。 触发器和门电路是构成数字系统的基本逻辑单元。 前者具有记忆功能，用于构成时序逻辑电路； 后者没有记忆功能，用于构成组合逻辑电路。 本章小结 触发器有两个基本特性：①有两个稳定状态； ②在外信号作用下，两个稳定状态可相互转换， 没有外信号作用时，保持原状态不变。因此， 触发器具有记忆功能，常用来保存二进制信息。 一个触发器可存储 1 位二进制码，存储 n 位二进制码则需用 n 个触发器。 触发器的逻辑功能是指触发器的次态与现态及输入信号之间的逻辑关系。其描述方法主要有特性表、特性方程、驱动表、状态转换图和波形图(又称时序图)等。 ★ 触发器根据逻辑功能不同分为 D 触发器 T 触发器 RS 触发器 JK 触发器 T′触发器 1 0 Qn+1 1 0 D Qn+1 = D Qn Qn Qn+1 1 0 T 不定 0 1 Qn Qn+1 1 1 0 1 1 0 0 0 S R Qn+1 = S + RQn RS = 0(约束条件) Qn 1 0 Qn Qn+1 1 1 0 1 1 0 0 0 K J Qn+1 =JQn + KQn 只有 CP 输入端， 无数据输入端。 来一个CP翻转一次 Qn+1 = Qn 电平触发器 边沿触发器 主从触发器 ★ 根据触发方式不同分为 例如 Q Q 1J J C1 CP 1K K Q Q 1J J C1 CP 1K K Q Q 1J J C1 CP 1K K ★ 根据是否受时钟控制分为 异步触发器 钟控触发器 　　基本 RS 触发器是构成各种触发器的基础。它的输 出受输入信号直接控制，不能定时控制，常用作集成触 发器的辅助输入端，用于直接置 0 或直接置 1。 　　使用时须注意弄清它的有效电平，并满足约束条件。 基本 RS 触发器 同步触发器、主从触发器和边沿触发器 不同触发方式的工作特点 正电平触发式触发器的状态在 CP = 1 期间翻转，在 CP = 0 期间保持不变。电平触发式触发器的缺点是存 在空翻现象，通常只能用于数据锁存。 主从触发器由分别工作在时钟脉冲 CP 不同时段的主触 发器和从触发器构成，通常只能在 CP 下降沿时刻状态 发生翻转，而在 CP 其它时刻保持状态不变。它虽然 克服了空翻，但对输入信号仍有限制。 分析触发器时应弄清楚触发器的功能、触发方式和触发沿(或触发电平)，并弄清楚异步输入端是否加上了有效电平。 边沿触发器只能在 CP 上升沿(或下降沿)时刻接收输 入信号，其状态只能在 CP 上升沿(或下降沿)时刻发 生翻转。它应用范围广、可靠性高、抗干扰能力强。 (一)同步 RS 触发器 Q Q G1 G2 S R G3 G4 CP Q3 Q4 (一)同步 RS 触发器 工作原理 ★ CP = 0 时，G3、G4 被封锁，输入信号 R、S 不起作用。基本 RS 触发 器的输入均为 1，触发器 状态保持不变。 ★ CP = 1 时，G3、G4 解除封锁，将输入信号 R 和 S 取非后送至基本 RS 触发器的输入端。 0 1 1 1 S R 1. 电路结构与工作原理 基本 RS 触发器 增加了由时钟 CP 控制的门 G3、G4 Q Q 1S C1 1R Q Q