第10章可编程逻辑器件 数字电子技术4版课件.PPT

(二) isp1016 的结构与模块功能 　　由两个宏块、一个全局布线区和一个时钟分配网络组成。 　　每个宏块中含8个通用逻辑块（GLB）、一个输出布线区、一个输入总线和18个引脚。 全局布线区(又称集总布线区，即 Global Routing Pool，简称 GRP)，是可编程连线网络，通过它将芯片内各逻辑块和输入信号 相互连接。 宏块的结构图 宏块主要由 8 个通用逻辑块 GLB 、一个输出布线区ORP、一个 16 位数据输入总线、2个直接输入端（IN0、IN1）和 16 个 I / O 单元组成 。此外还有一个输出使能控制的乘积项OE，图中未画出。 宏块的结构（megablock） 　　通用逻辑块(即 Generic Logic Block，简称 GLB)， 是 ISP-PLD 芯片内部的基本逻辑单元，是最关键的部 件，系统的逻辑功能主要由它来实现。 GLB 的 结 构 框 图 与 阵列 控 制 逻 辑 乘积项 共享阵列 来自GRP的输入 乘积项 复位时钟 直接 输入 输出到 GRP、ORP 或 I/O 四输出 逻辑宏单元 2 16 20 4 4 　　一个 GLB 的功能相当于半个 GAL16V8 的功能，但比 GAL 更强。 宏块的结构（megablock） 　　通用逻辑块(即 Generic Logic Block，简称 GLB)， 是 ispLSI / pLSI 芯片内部的基本逻辑单元，是最关键的部 件，系统的逻辑功能主要由它来实现。 GLB 的 结 构 框 图 与 阵列 控 制 逻 辑 乘积项 共享阵列 来自GRP的输入 乘积项 复位时钟 直接 输入 输出到 GRP、ORP 或 I/O 四输出 逻辑宏单元 2 16 20 4 4 　　一个 GLB 的功能相当于半个 GAL16V8，但比GAL 更强。因为乘积项共享阵列是在GAL固定或阵列的基础上增加了可编程共享阵列而构成，通过编程可使乘积项共享，最多可获得全部乘积项之和，因而比GAL更灵活。 宏块的结构（megablock） MODE/IN 2 全局布线区 (GRP) isp1016 结 构 框 图 Y0 A0 IN 3 I/O 0 I/O 1 I/O 2 SDO/IN 1 SDI/IN 0 ispEN/NC I/O 3 I/O 4 I/O 5 I/O 6 I/O 7 I/O 8 I/O 9 I/O 10 I/O 11 I/O 12 I/O 13 I/O 14 I/O 15 I/O 31 I/O 30 I/O 29 I/O 28 I/O 37 I/O 36 I/O 25 I/O 24 I/O 23 I/O 22 I/O 21 I/O 20 I/O 19 I/O 18 I/O 17 I/O 16 输 出 布 线 区 输 入 总 线 输 出 布 线 区 输 入 总 线 CLK0 CLK1 CLK2 IOCLK0 IOCLK1 时钟 分配 网络 A1 A2 A3 A4 A5 A6 A7 B0 B1 B2 B3 B4 B5 B6 B7 SCLK/Y2 Y1 GLB 输出布线区(即 Output Routing Pool ，简称 ORP)， 是实现 GLB 和 I/OC单元 之间互连的可编程互连阵列。 　　输入总线的主要作用是把 I/O单元的信号送到 GRP 。 宏块的结构（megablock） MODE/IN 2 全局布线区 (GRP) ispLSI1016 结 构 框 图 Y0 A0 IN 3 I/O 0 I/O 1 I/O 2 SDO/IN 1 SDI/IN 0 ispEN/NC I/O 3 I/O 4 I/O 5 I/O 6 I/O 7 I/O 8 I/O 9 I/O 10 I/O 11 I/O 12 I/O 13 I/O 14 I/O 15 I/O 31 I/O 30 I/O 29 I/O 28 I/O 27 I/O 26 I/O 25 I/O 24 I/O 23 I/O 22 I/O 21 I/O 20 I/O 19 I/O 18 I/O 17 I/O 16 输 出 布 线 区 输 入 总 线 输 出 布 线 区 输 入 总 线 CLK0 CLK1 CLK2 IOCLK0 IOCLK1 时钟 分配 网络 A1 A2 A3 A4 A5 A6 A7 B0 B1 B2 B3 B4 B5 B6 B7 SCLK/Y2 Y1 GLB 　　在 isp1016 中，信号的大致流向是：由 I / O 引脚输入信号，经 16