基于FPGA的的信号发生器的设计6波形.docVIP

郑州轻工业学院 电子技术课程设计 题 目 ____________________ ____________________ 学生姓名 专业班级 学 号 院 （系） 电气信息工程学院 指导教师 完成时间 2012年06月22日 郑州轻工业学院 课 程 设 计 任 务 书 题目 基于FPGA的信号发生器设计发生器正弦波方波三角波递增递减斜波和阶梯波六种掌握 的程序设计方法。 掌握。 目 录 摘 要 I 1 题目分析 1 2 方案选择 2 2.1 波形函数发生方案对比选择 2 2.2 波形函数输出控制方式选择 2 3 系统细化框图 4 4 各模块程序设计及仿真 5 4.1 递增斜波模块 5 4.2 递减斜波模块 6 4.3 三角波模块 7 4.4 阶梯波模块 8 4.5 正弦波模块 10 4.6 方波模块 11 4.7 输出波形选择模块 12 5 系统联调测试分析 14 6 设计总结 16 参考文献 17 附 录 18 基于FPGA的函数发生器设计 摘 要 随着基于CPLD的EDA技术的发展和应用领域的扩大与深入，EDA技术在电子信息、通信、自动控制及计算机等领域的重要性日益突出。作为一个学电子信息专业的学生，我们必须不断地去了解更多的新产品信息，这就更加要求我们对EDA有个全面的认识。在我们的日常中有很重要的应用，用VHDL语言去将会使们对本知识可以更好地掌握VHDL的采用自顶向下设计方法实现的信号发生器，该设计方法具有外围电路简单，程序修改灵活和调试容易等特点，并通过计算机仿真和实验证明了设计的正确性。1 题目分析 要求设计一个函数发生器，该函数发生器能够产生递增斜波、递减斜波、方波、三角波、正弦波、及阶梯波，并且可以通过选择开关选择相应的波形输出；系统具有复位的功能；通过按键确定输出的波形及确定是否输出波形。FPGA是整个系统的核心，构成系统控制器，波形数据生成器，加法器，运算/译码等功能。 通过以上分析设计要求完成的功能，确定函数发生器可由递增斜波产生模块、递减斜波产生模块、三角波产生模块、阶梯波产生模块、正弦波产生模块、方波产生模块和输出波形选择模块组成，以及按键复位控制和时钟输入。由此可确定为： 2 方案选择 2.1 波形函数发生方案对比选择 波形函数发生是本设计的最重要的部分，实现函数发生的途径也有很多，因此必须选择一种易于实现且精度高的方案，以此来提高本设计的实用性。 方案：通过单片机控制D/A，输出三种波形。此方案输出的波形不够稳定，抗干扰能力弱，不易调节。 方案二：使用传统的锁相频率合成方法。通过芯片IC145152，压控振荡器搭接的锁相环电路输出稳定性极好的正弦波，再利用过零比较器转换成方波，积分电路转换成三角波。此方案，电路复杂，干扰因素多，不易实现。 方案三：利用MAX038芯片组成的电路输出波形。MAX038是精密高频波形产生电路，能够产生准确的三角波、方波和正弦波三种周期性波形。 用VHDL语言编写程序，调试成功后下载至实验装置的芯片上，再利用外接电路实现以上设计功能。 4 各模块程序设计及仿真 4.1 递增斜波模块 递增斜波icrs的VHDL程序如附录所示，其中clk是输入时钟端口，reset为输入复位端口，q为八位二进制输出端口。 图4-1 -1斜波框图 图4-1-2 递增斜波模块仿真图 程序设计的当复位信号为0时,输出为0，无对应的波形产生。当复位信号为1时，每当检测到时钟上升沿时，计数器值加1，当增加到最大后清零。计数值增加呈现线性关系，因此输出的波形是递增的斜波。从仿真波形图也能看出这种变化规律。VHDL描述为： ARCHITECTURE behave OF icrs IS BEGIN PROCESS(clk,reset) VARIABLE tmp: STD_LOGIC_VECTOR(7 DOWNTO 0)); BEGIN IF reset=0 THEN tmp:=--复位信号清零 ELSIF clkEVENT AND clk=1 THEN IF tmpTHEN tmp:--递增到最大值清零 ELSE tmp:=tmp+1;--递增运算 END IF; END IF; q=tmp; END PROCE