第九讲(高性能主存储器技术)详解.ppt

当某模块被选中，此模块的8个EDRAM芯片同时动作，8个4 位数据端口D3— D0同时与32位数据总线交换数据，完成一次32位字的存取。 20位地址分11位的行地址和9位的列地址，分别在RAS和CAS有效时同时输入到8个芯片的地址引脚。 上述存储模块本身具有高速成块存取能力, 这种模块内存储字完全顺序排放，以猝发式存取来完成高速成块存取的方式，在当代微型机中获得了广泛应用。 配置4个上述4MB（ 1M ×32位）存储模块，组成16MB存储器，A23A22用作存储模块选择。 将由EDRAM芯片组成的模块做成小电路插件板形式，称为内存条。 人有了知识，就会具备各种分析能力， 明辨是非的能力。 所以我们要勤恳读书，广泛阅读， 古人说“书中自有黄金屋。 ”通过阅读科技书籍，我们能丰富知识， 培养逻辑思维能力； 通过阅读文学作品，我们能提高文学鉴赏水平， 培养文学情趣； 通过阅读报刊，我们能增长见识，扩大自己的知识面。 有许多书籍还能培养我们的道德情操， 给我们巨大的精神力量， 鼓舞我们前进。 谢谢！ * * 南大科技学院 主讲 罗少彬 Email ：luoshaobin2010@163.com Phone：83#####第3章 内部存储器 存储器的基本组织 高性能主存储器技术 本讲主要内容 (1) 与CPU的连接 主要是 地址线、控制线、数据线 的连接。 (2) 多个芯片连接 存储器容量与实际存储器的要求多有不符。 如前所述存储器芯片有不同的组织形式，如1024*1、1024*4、4096*8等； 实际使用时，需进行字和位扩展(多个芯片连接），组成你所需要的实际的存储器，如 1K*8、4K*8 等的存储器。 存储器的基本组织 A0 A12 D0 D7 位扩展法 只加大字长，而存储器的字数与存储器芯片字数一致, 对芯片没有片选要求。 用8k*1的芯片组成8k*8的存储器需 8 个芯片 地址线——需 13 根 数据线—— 8 根 控制线—— WR接存储器的WE 2:4 16K?8 16K?8 16K?8 16K?8 字扩展法 a 用16K?8位的芯片组成64K?8位的存储器需4个芯片 地址线—— 共需16根 片内：(214 = 16K) 14根，片选：2根 数据线—— 8根 控制线 —— WE 最低地址 最高地址 C000 FFFF 00,0000,0000,0000 11,1111,1111,1111 11 11 4 最低地址 最高地址 8000 BFFF 00,0000,0000,0000 11,1111,1111,1111 10 10 3 最低地址 最高地址 4000 7FFF 00,0000,0000,0000 11,1111,1111,1111 01 01 2 最低地址 最高地址 0000 3FFF 00,0000,0000,0000 11,1111,1111,1111 00 00 1 说明 总地址 片内 A13 A12 ……..A1 A0 片选 A15 A14 地址 片号 地址空间分配表 用1k ? 4 的存储器芯片 2114 组成 2k ? 8 的存储器 字位同时扩展法 * ramsel0 = A21 A20 *MREQ ramsel1 = A21 *A20*MREQ ramsel2 = A21* A20 *MREQ ramsel3 = A21*A20*MREQ 例：有若干片1M×8位的SRAM芯片，采用字扩展方法构成4MB存储器，问(1) 需要多少片RAM芯片？(2) 该存储器需要多少地址位？(3) 画出该存储器与CPU连接的结构图，设CPU的接口信号有地址信号、数据信号、控制信号MREQ和R/W#。(4) 给出地址译码器的逻辑表达式。 解：(1) 需要4M/1M = 4片SRAM芯片； (2) 需要22条地址线 (3) 译码器的输出信号 逻辑表达式为： r a m s e l 3 2 - 4 译 码 r a m s e l 2 r a m s e l 1 r a m s e l 0 A 2 1 ~ A 2 0 A 2 1 ~ A 0 A 1 9 ~ A 0 O E M R E Q R / W # C P U D 7 ~ D 0 D 7 ~