TMS320VC5402并行引导方案的设计讲解.doc

课 程 设 计 任 务 书 题目 TMS320VC5402并行引导方案的设计 专业、班级 学号 姓名 主要内容、基本要求、主要参考资料等： 参考课本及C54X Applications Guide.pdf 中关于BootLoader的内容。 设计TMS320VC5402的并行引导方案。要求将用户代码存放于并行接口FLASH芯片中，处理器启动后能正常进入用户程序。 设计相关硬件电路，要求支持并行引导，具备外扩程序存储空间、外扩数据存储空间、外扩IO存储空间。 要求编写引导完成后的用户初始化代码。 完成电路设计，说明引导过程，在CCS5000上验证程序。设计完成后要求每人上交一份课程设计说明书，说明书要求包含有课程设计任务书，各文件的说明，各文件里关键语句的说明。说明书要求字迹工整、叙述清楚。 发挥部分，如时间可行，增加设计成为一个完整的项目（附加一个简单例程、一个命令文件和一个向量表文件）。并验证结果。 时间：一周。 完 成 期 限： 指导教师签名： 课程负责人签名： 年 月 日 目 录 摘 要 I 1、主要芯片介绍 1 1.1 TMS320VC5402简介 1 1.2 闪存SST39VF400A简介 2 2、C5402的并行Bootloader原理 3 2.1 C5402并行引导模式 3 2.2 Bootloader的引导原理 3 3、系统硬件电路的设计 5 4、系统软件设计 7 4.1测试程序设计 7 4.2 用户初始化程序设计 7 4.3 引导表的建立及引导装载过程 9 4、课程设计心得 12 1、主要芯片介绍 1.1 TMS320VC5402简介 TMS320VC5402(以下简称C5402)是德州仪器公司(TI)1999年10月推出的性价比极高(目标价格仅为5美元)的定点数字信号处理器(DSP)C5402主要特点如下: ·操作速率达100MIPS·具有先进的多总线结构三条16位数据存储器总线和一条程序存储器总线·40位算术逻辑单元(ALU)包括一个40位桶形移位器和两个40位累加器·一个17×17乘法器和一个40位专用加法器允许16位带/不带符号的乘法·整合维特比加速器用于提高维特比编译码的速度·单周期正规化及指数译码·8个辅助寄存器及一个软件栈,允许使用业界最先进的定点DSP C语言编译器·数据/程序寻址空间1M×16bit内置4K×16bit ROM和16K×16bit RAM·内置可编程等待状态发生器、锁相环(PLL)时钟产生器、两个多通道缓冲串行口、一个8位并行与外部处理器通信的HPI口、2个16位定时器以及6通道DMA控制器·低功耗工作电源有3V和1.8V(内核)特别适合电池供电设备由此可见与TMS32054X系列的其它芯片相比C5402以其独有的高性能、低功耗和低价格特性使得一推出就受到业内用户的欢迎但它的内部结构和片内掩模的引导装载(Bootloader)程序与C54X系列的其它DSP处理器有较大的差异而它的应用对象又大多是要求能脱机运行如机顶盒(STB)、个人数字助理(PDA)和数字无线通信等内嵌式系统Bootloader的引导原理 C5402 的Bootloader 在系统加电时把外部源程序传送到内部存储器或内部程序空间。它允许程序被存放在外部慢速的存储器中，并调到高速的存储器中运行。这可大大减小C5402 内部RAM掩模的需要，降低电路设计的成本。C5402的内部ROM中有固化好的加载程序。如果 DSP 的MP/MC 管脚接低，在DSP加电 RESET 时，程序就从内部 ROM的 FF80H 地址开始行运行。在 FF80H 处，有一条跳转到 BOOT 程序的指令，执行内部固化好的 BOOT 程序。BOOT程序在运行搬移程序之前，首先进行初始化，工作包括关闭中断、将内部 RAM 映射在程序/数据空间，以及为访问数据和程序空间设置的七个软件等待等；然后根据设计完成不同方式下程序的搬移。C5402 共有上面讲述的 5 种加载方式。这里只讨论并口加载方案的设计，其流程如图1所示。 在判断前几种加载方式无效后，Bootloader 从I/O 空间 0FFFFH 处读取一个 16 位的程序起始地址。然后根据这个地址从外部数据区读入一个字，判断是否为在判断前几种加载方式无效后，Bootloader从 I/O 空间0FFFFH 处读取一个 16 位的程序起始地址。然后根据这个地址从外部数据区读入一个字，判断是否为 10AAH。如果是，就采用 16 位的搬移方式；否则