ch2门电路教案分析.ppt

2.4 TTL逻辑门电路 二值逻辑0、1的实现方法 如何获得高电平或者低电平呢？ 2.2半导体器件的开关特性 动态开关特性 2、三极管的开关特性 3、MOS管的开关特性 MOS管内阻大且存在寄生电容，所以开关延迟作用大，其开关特性比三极管差。 2.3 分立元件门电路 2、二极管或门 3、三极管非门 4、与非门电路 分立元件门电路的缺点 2.4 TTL集成门电路 集成电路：把二极管、三极管、电阻和连线都制作在一块半导体基片上构成具有一定功能的电路。 集成电路可分为线性集成电路、数字集成电路、混合集成电路。 数字集成电路可分为SSI、MSI、LSI、VLSI。 SSI从功能可分为门电路、触发器 门电路从集成工艺可分为双极型、MOS型 双极型工艺可分为TTL、HTL、ECL、I2L MOS型工艺可分为NMOS、PMOS、CMOS 2.4.1TTL反相器(非门) 1、电路结构与工作原理 （2）电压传输特性 （2）输入端噪声容限 3、TTL反相器的静态输入输出特性 为了正确地处理门电路与门电路，以及门电路与其它电路之间的连接问题，必须了解门电路输入端和输出端的特性。 输入特性 输出特性—高电平 输出特性—低电平 输入输出特性总结 无论是输入还是输出，电流和电压是相互影响的，其关系由特性曲线确定。 在实际工作中，当电流变化时会影响电压的值，当电压的变化超出0和1的逻辑定义时，它就是无效的！ 应用举例 输入端负载特性 输入负载特性 Vi=f（Ri） 其他逻辑功能的门电路 TTL或非门电路 TTL与或非门 TTL异或门 在工程实践中，有时需要将几个门的输出端并联使用，以实现与逻辑，称为线与。普通的TTL门电路不能进行线与。 为此，专门生产了一种可以进行线与的门电路——集电极开路门。 （1）当输出高电平时， RP不能太大。RP为最大值时要保证输出电压为VOH（min），由 得： 三态输出门电路(TS门) 三态门：Three-State Output Gate 三态门电路结构 三态门逻辑符号 三态门逻辑符号 低电平有效的三态门电路结构 三态门应用1-总线结构 三态门应用2-双向传输 5．74LS系列——为低功耗肖特基系列。 6．74AS系列——为先进肖特基系列，它是74S系列的后继产品。 7．74ALS系列——为先进低功耗肖特基系列，是74LS系列的后继产品。 逻辑关系：（设两管的开启电压为VT1=VT2=4V，且gm1＞＞gm2 ） （1）当输入Vi为高电平8V时，T1导通，T2也导通。因为gm1＞＞gm2，所以两管的导通电阻RDS1＜＜RDS2，输出电压为： 1．逻辑关系： （设VDD＞（VTN+|VTP|），且VTN=|VTP|） （1）当Vi=0V时，T2截止，T1导通。输出VO≈VDD。 （2）当Vi=VDD时，T2导通，T1截止，输出VO≈0V。 （1）当Vi＜2V，TN截止，TP导通，输出Vo≈VDD=10V。 （2）当2V＜Vi＜5V，TN工作在饱和区，TP工作在可 变电阻区。 （3）当Vi=5V，两管都工作在饱和区， Vo=（VDD/2）=5V。 （4）当5V＜Vi＜8V， TP工作在饱和区， TN工作在可变电阻区。 （5）当Vi＞8V，TP截止， TN导通，输出Vo=0V。 可见： CMOS门电路的阈值电压 Vth=VDD/2 （2）或非门 （3）带缓冲级的门电路 为了稳定输出高低电平，可在输入输出端分别加反相器作缓冲级。下图所示为带缓冲级的二输入端与非门电路。 L= 当EN=1时，TP2和TN2同时截止，输出为高阻状态。 所以，这是一个低电平有效的三态门。 4 ．CMOS传输门 工作原理：（设两管的开启电压VTN=|VTP|） （1）当C接高电平VDD，C 接低电平0V时，若Vi在0V～VDD的范围变化，至少有一管导通，相当于一闭合开关，将输入传到输出，即Vo=Vi。 （2）当C接低电平0V，C 接高电平VDD，Vi在0V～VDD的范围变化时，TN和TP都截止，输出呈高阻状态，相当于开关断开。 CMOS双向模拟开关CC4016 1．CMOS逻辑门电路的系列 （1）基本的CMOS——4000系列。 （2）高速的CMOS——HC系列。 （3）与TTL兼容的高速CMOS——HCT系列。 2．CMOS逻辑门电路主要参数的特点 （1）VOH（min）=0.9VDD； VOL（max）=0.01VDD。 所以CMOS门电路的逻辑摆幅（即高低电平之差）较大