chp2上海交通大学微机原理电子教案分析.ppt

第二章 8086系统结构 2-1 8086结构 8位μP的串行工作方式： 取指 指令译码 取操作数 送结果 指令执行 8086 16位μP的并行工作方式： BIU（主外）：取指，读/写M或I/O EU （主内）：取指 译码 执行 TF单步标志 IF中断标志 DF方向标志 2-2 8086 CPU引脚 （40） 2-3 存储器组织 1 存储器地址分段 数据段,代码段,堆栈段 段容量:≤64KB 首地址:节(paragraph)开始 段与段可以重叠 2 物理地址=段基地址×16+偏移地址 3 逻辑地址来源(表2-7) 堆栈段≦64KB 栈顶地址=SS×16+SP SP指向:栈低设在高地址 增长方向:向上增长 堆栈操作:以字(双字节为单位) PUSH 与 POP 配对 SP-2 SP+2 2-4 8086系统配置 两种模式:最小模式 仅有8086CPU,MN/MX接+5V 最大模式 另有8087,8089, MN/MX接地 系统控制线: 最小模式 8086CPU直接提供 最大模式 8086CPU 8288提供 2-5 8086CPU时序 CPU时序：CPU在时钟序列控制下进行的操作过程。 时钟脉冲：计量时间的基本单位。 微机中三个周期概念： 时钟周期（Cclock Cycle)—即状态T，T=1/f。 总线周期（Bus Cycle)—进行一次总线操作所需的时间。 指令周期（Instruction Cycle)—执行一条指令所需时间。 8086总线周期由4个时钟周期（状态）组成。 8086 CPU4个时钟周期的操作 T1状态：CPU向地址/数据和堆栈/状态复用总线 上发地址信号，以指出要寻址的存储器 单元或外设端口地址。 T2状态；总线上撤消地址，使AD0-AD15浮置高 阻态（读周期）或将输出数据放到总线 上（写周期），总线高4位用于输出本 总线周期状态信息。 T3状态：AD19/S6--AD16/S3继续提供状态信息， AD15--AD0出现数据。 T4状态:总线周期结束。 其他状态 Tw等待状态：等待慢速外设准备好，在T3之 后插入一个或几个。 Ti 空闲状态: 系统总线上无数据传送则处于 空闲状态。 Fosc=14.318MHz Fclk=4.77MHz Fpclk=2.385MHz * * 外8 1MB 20 内16 16 HMOS Intel 8088 外16 1MB 20 内16 16 片内含 29000 晶体管 HMOS Intel 8086 寻址 空间 地址线 数据线 数据处理位 集成度 工艺 Intel8088：准16位微处理器。IBM PC/XT的CPU。 图2-1为8086的编程结构。 一 CPU内部结构 CS——代码段寄存器。 DS——数据段寄存器。 ES——附加段寄存器。 SS——堆残段寄存器。 16位段地址寄存器： 16位指令指针寄存器 IP：存放下一条指令的偏移地址 20位物理地址加法器：16位逻辑地址变换成20位物理地址 6字节指令队列：须放6字节的指令代码。 总线控制逻辑：发出总线控制信号。 BIU组成： BIU功能：地址形成、取指、指令排队、读 写操作及总线控制。 1 地址形成（指令地址为例）： CS×16+IP 20位物理地址放总线 控制逻辑发读有效信号 取指令送指令队列 2 指令队列：先进先出，一般填满为止；队列有多于2个空余字节，BIU自动取指令到指令队列；EU未请求，队列满，BIU休息，处于空闲状态 3 EU请求读写M或I/O时遇到总线空闲就立即执行， 遇到BIU正在取指令，则等总线周期结束再执行。 4 IP由BIU自动修改，修改后指向下一条指令地址。 EU组成 ALU—算术逻辑运算（8，16） PSW—标志寄存器存放ALU运算结 果标志。 寄存器组 16位通用寄存器（AX、BX 、 CX 、 DX） 16位专用寄存器（SI 、DI 、BP） EU —控制器取指令控制和时序控制部件。 EU功能 从BIU指令队列取指令并译码，执行指令，完 成指令规定的全部操作。 对各种操作数进行数逻运算 内存有效地址计算 向BIU提供数据和访问内存或I/O的地址 对通用寄存器和标志寄存