h26年度 スーパーコンピュータの高速化技法入門.pdf

H26年度 スーパーコンピュータの高速化技法入門 自動ベクトル化による高速化技法 ２０１５年１月２１日 大阪大学サイバーメディアセンター 日本電気株式会社 本資料は，東北大学サイバーサイエンスセンターとＮＥＣの 共同により作成され，大阪大学サイバーメディアセンターの 環境で実行確認を行い，修正を加えたものです． 無断転載等は，ご遠慮下さい． Page 2 はじめに ▐SX-ACEのご紹介 SX-ACEのご紹介(ＣＰＵ構成)  演算性能 256G FLOPS (64G FLOPS/Core ×4Core)  メモリバンド幅256G B/s (16G B/s/ポート ×16ポート) 256G FLOPS Core core#0 演算性能 64G Flops SPU VPU IO I/F I/Oポート ADBサイズ 1M B 64G FLOPS corecorecore 256G B/s #1 #2 #3 ADB帯域 256G B/s RCU ADB(1M B) 専用ネットワーク CPU ポート Core数 4 演算性能 256G Flops crossbar メモリ帯域 256G B/s 256G B/s Byte/Flop 1 C C C C C C C C C C C C C C C C M M M M M M M M M M M M M M M M SPU:ScalarProcessingUnit 256G B/s VPU:VectorProcessingUnit (16ポート） ADB:AssignableDataBuffer RCU:RemoteAccessControlUnit M emory（64GB ） M C:M emoryController SX-ACEの強化ポイント（対SX-9） 短ベクトル性能強化 SPUベクトルパイプライン新設 演算器間のダイレクトバイパスチェイニング ベクトル性能強化 リストベクトル性能強化