基于VHDL汉明码编译码器的设计与实现 毕业论文.doc

基于VHDL汉明码编译码器的设计与实现 目 录 摘 要 1 第一章 绪论 3 1.1研究背景与选题意义 3 1.2研究目标与主要工作 3 1.3论文的内容安排 4 第二章 汉明码及汉明码编译原理 4 2．1 纠错编码的基本原理 4 2.1.1 分组码基本原理 4 2.1.2分组码的码重和码距 5 2.2 汉明码编译原理 8 第三章 VHDL语言与集成环境 10 3．1 EDA概念 10 3.2 Max+pluxII简介 11 3.3 VHDL语言 12 3.3.1基本介绍 12 3.3.2 VHDL语言设计的特点 12 3.3.3 VHDL语言优势 13 第四章 汉明码编译系统模块设计与实现 14 4．1 汉明码编译原理设计 14 4．2 系统模块设计 14 4.2.1 16位比特序列产生与分组模块 14 4.2.2 编码模块 16 4.3.3 加错模块 16 4.3.4 译码与分组模块 17 第五章 系统仿真、调试和结果分析 18 5.1 16位序列产生与分组模块仿真 18 5.1.1仿真图 18 5.1.2 结果分析 19 5.2 编码模块仿真 19 5.2.1仿真图 19 5.2.2 结果分析 19 5.3 加错模块 19 5.3.1仿真图 19 5.3.2 结果分析 20 5.4 译码与分组串行模块仿真 20 5.4.2 结果分析 20 5.5 系统仿真 20 5.5.1 顶层图 20 5.5.3 结果分析 25 第六章 总结 25 参考文献 26 附录程序： 28摘 要 在通信系统中，要提高信息传输的有效性，我们将信源的输出经过信源编码用较少的符号来表达信源消息，这些符号的冗余度很小，效率很高，但对噪声干扰的抵抗能力很弱。为了提高信息传输的准确性，我们引进了差错控制技术。而该技术采用可靠的，有效的信道编码方法来实现的。 纠错码是一种差错控制技术，目前已广泛应用于各种通信系统和计算机系统中，纠错编码主要用于数字系统的差错控制，对于保证通信、存储、媒体播放和信息转移等数字传递过程的质量有着重要意义，是通信、信息类科知识结构中不可缺少的一部分。 本文章主要研究了基于VHDL语言的（7，4）汉明码的设计。整个设计包括四个模块：16位序列产生和分组模块， 编码模块， 加错模块， 译码模块。其中加错模块是为了模拟信道干扰人为的给数据添加一位错误，然后通过MAX+plusII 10.2软件进行仿真和调试，从而验证了（7，4）汉明码具有纠正一位错码的能力。 关键词：编码 译码 MAX+plusII ABSTRACT In the communications system, to enhance the effectiveness of information transmission, we will source the output after source coding with fewer symbols to express the source of the news letter, the redundancy of these symbols is very small, very efficient, but the noise weak resistance to interference. In order to improve the accuracy of information transmission, we introduce error control techniques. The technology uses a reliable and effective method of channel coding to achieve. Error-correcting code is an error control techniques have been widely used in various communications systems and computer systems, mainly used for error-correcting coding errors in digital control systems, to ensure communication, storage, media players and digital transmission of information transfer the quality of the process of great significance, is the communications, information-type knowledge structure of subj