时序电路的VHDL设计.ppt

  1. 1、本文档共36页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
第5章 时序电路的VHDL设计 5.1 基本时序元件的VHDL表述 5.1 基本时序元件的VHDL表述 5.1 基本时序元件的VHDL表述 5.1 基本时序元件的VHDL表述 5.1 基本时序元件的VHDL表述 5.1 基本时序元件的VHDL表述 5.1 基本时序元件的VHDL表述 5.1 基本时序元件的VHDL表述 5.1 基本时序元件的VHDL表述 5.1 基本时序元件的VHDL表述 5.1 基本时序元件的VHDL表述 5.1 基本时序元件的VHDL表述 5.1 基本时序元件的VHDL表述 5.1 基本时序元件的VHDL表述 5.1 基本时序元件的VHDL表述 5.2 计数器的VHDL设计 5.2 计数器的VHDL设计 5.2 计数器的VHDL设计 5.2 计数器的VHDL设计 5.2 计数器的VHDL设计 5.2 计数器的VHDL设计 5.2 计数器的VHDL设计 5.3 移位寄存器的VHDL设计 5.3 移位寄存器的VHDL设计 5.4 属性描述与定义语句 5.4 属性描述与定义语句 5.4 属性描述与定义语句 5.4 属性描述与定义语句 习 题 实验与设计 实验与设计 实验与设计 实验与设计 实验与设计 实验与设计 5-1 高速硬件除法器设计 5-2 移位相加型8位硬件乘法器设计 5-3 半整数与奇数分频器设计 * * 5.1.1 D触发器的VHDL描述 5.1.1 D触发器的VHDL描述 1. 上升沿检测表达式和信号属性函数EVENT 2. 不完整条件语句与时序电路 5.1.1 D触发器的VHDL描述 5.1.1 D触发器的VHDL描述 5.1.2 含异步复位和时钟使能的D触发器及其VHDL表述 5.1.2 含异步复位和时钟使能的D触发器及其VHDL表述 5.1.3 含同步复位控制的D触发器及其VHDL表述 5.1.3 含同步复位控制的D触发器及其VHDL表述 5.1.4 基本锁存器及其VHDL表述 5.1.4 基本锁存器及其VHDL表述 5.1.5 含清0控制的锁存器及其VHDL表述 5.1.5 含清0控制的锁存器及其VHDL表述 5.1.6 VHDL实现时序电路的不同表述 5.1.6 VHDL实现时序电路的不同表述 5.1.7 双边沿触发时序电路设计讨论 5.2.1 4位二进制加法计数器设计 5.2.2 计数器更常用的VHDL表达方式 5.2.2 计数器更常用的VHDL表达方式 5.2.3 实用计数器的VHDL设计 5.2.3 实用计数器的VHDL设计 1. 程序分析 5.2.3 实用计数器的VHDL设计 1. 程序分析 2. 时序模块中的同步控制信号和异步控制信号的构建 5.2.3 实用计数器的VHDL设计 3. 另一种描述方式 1. 信号类属性 2. 数据区间类属性 3. 数值类属性 3. 数值类属性 4. 数组属性LENGTH 5. 用户定义属性 *

文档评论(0)

三哥 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档